时序逻辑电路FLC.pptVIP

2、根据方程式列出状态表： 0 1 0/0 111 0 1 1/0 110 0 1 0/0 101 0 1 0/0 100 1 0 0/0 011 0 0 0/0 010 1 0 0/1 001 0 0 1/0 000 3、画出电路的状态图： 4、结论： 状态“000”、“001”、“100”、“010”构成有效循环，电路能够实现四进制计数器功能； 状态“110”、“011”、“101”、“111”经有限个时钟周期后能够回到有效循环中，电路具有自启动能力。 即该电路为具有自启动能力的四进制计数器。 当状态为“001”时，Z输出1信号，可以把Z信号看成是“001”状态的检测电路。即检测到“001”状态时，Z输出1信号。 1 5.3 时序电路的基本设计方法 1. 设计的一般步骤 时序逻辑 问题 逻辑 抽象 状态转换 图（表） 状态 化简 最简状态 转换图（表） 电路方程式 （状态方程） 求出 驱动方程 选定触发 器的类型 逻辑 电路图 检查能否 自启动 2. 设计举例 按如下状态图设计时序电路。 000 /0 /0 /0 /0 /0 001 010 011 100 101 /1 [解] 已给出最简状态图，若用同步方式： 输出方程 00 01 11 10 0 1 Y 0 0 0 0 0 1 ? ? 为方便，略去右上角 标n。 状态方程 00 01 11 10 0 1 1 0 1 0 1 0 ? ? 0 1 0 0 0 1 1 [例 5. 3.1] 选用 JK 触发器 驱动方程 约束项 逻辑图 CP 1K C1 FF1 1J Y 1J 1K C1 FF0 1K C1 FF2 1J 1 检查能否自启动： 110?111?000 能自启动 /0 /1 (Moore型) [例 5.3.2] 按如下状态图设计时序电路(用D触发器)。 000 ?/00 001 010 011 100 101 ?/00 ?/00 1/00 1/00 110 1/00 111 1/00 0/10 1/01 P/Y1Y2 [解] 时钟方程 输出方程 ? ? ? ? 0 1 0 0 PQ2n Q1nQ0n 00 01 11 10 0 0 0 0 0 0 0 0 00 01 11 10 Y1 ? ? ? ? 0 0 0 0 PQ2n Q1nQ0n 00 01 11 10 0 0 0 0 0 1 0 0 00 01 11 10 Y2 选用上升沿触发的 D 触发器 000 ?/00 001 010 011 100 101 ?/00 ?/00 1/00 1/00 110 1/00 111 1/00 0/10 1/01 状态方程 驱动方程 = D0 = D1 = D2 逻辑图等 (略) Q1nQ0n ? ? ? ? ? ? ? ? ? ? ? ? 0 1 1 0 0 0 0 1 0 0 0 1 PQ2n 00 01 11 10 0 1 1 1 0 0 0 1 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 1 00 01 11 10 Q2n+1 Q1n+1 Q0n+1 Q1nQ0n ? ? ? ? ? ? ? ? ? ? ? ? 0 1 1 0 0 0 0 1 0 0 0 1 PQ2n 00 01 11 10 0 1 1 1 0 0 0 1 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 1 00 01 11 10 Q2n+1 Q0n+1 Q0n+1 Q1nQ0n ? ? ? ? ? ? ? ? ? ? ? ? 0 1 1 0 0 0 0 1 0 0 0 1 PQ2n 00 01 11 10 0 1 1 1 0 0 0 1 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 1 00 01 11 10 Q2n+1 Q1n+1 Q0n+1 Q1nQ0n ? ? ? ? ? ? ? ? ? ? ? ? 0 1 1 0 0 0 0 1 0 0 0 1 PQ2n 00 01 11 10 0 1 1 1 0 0 0 1 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 1 00 01 11 10 Q2n+1 Q2n+1 Q0n+1 1/1 [例 5.3.3] 设计 一个串行数据检测电路，要求输入 3 或 3 个以上数据1时输出为 1，否则为 0。 [解] 逻