第八章 时序逻辑设计实践 3.ppt

* chapter 8 移位寄存器在序列检测和序列发生中的应用 例1、设计一个序列检测器，当串行输入X为1010时，输出F为1，用移位寄存器实现。 数据右移 检测电路 1 1 0 0 * chapter 8 序列发生器 移位寄存器式计数器作为序列发生电路的一般结构： 序列输出F 下一位产生电路 D0 Q D1 Q D2 Q D3 Q 序列的长度即为电路的状态个数，按状态个数S确定触发器（状态变量）个数N，以连续的N位bit为一个状态，在所需生成的序列中按照依次移动1bit的顺序找出S个独立的状态。 * chapter 8 例2：某序列信号发生器输出信号为…011010011010…。试用D触发器设计该电路。 找状态 ……0 1 1 0 1 0 0 1 1 0 1 0…… Q2 Q1 Q0 Q2* Q1* Q0* D0(F) 0 1 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 1 1 1 0 0 0 d d d d 1 1 1 d d d d D2=Q1 D1=Q0 D0=Q2·Q0’+Q2’·Q1’ * chapter 8 电路自启动检查： Q2Q1Q0=000，Q2*Q1*Q0*=001 Q2Q1Q0=111，Q2*Q1*Q0*=110 能返回有效状态 * chapter 8 例3、用移位寄存器产生序列1001101011 分析：序列长度10位，设置10个状态，左移方式，用每个状态产生下一个将要移入的位 Q3Q2Q1Q0 Q3*Q2*Q1*Q0* D0 1001 0011 1 0011 0110 0 0110 1101 1 1101 1010 0 1010 0101 1 0101 1011 1 1011 0111 1 0111 1110 0 1110 1100 0 1100 1001 1 * chapter 8 8、 linear feedback shift-register counters ab. LFSR，normally be called maximum-length sequence generator. It can have 2n-1 states. structure： * chapter 8 寄存器输出到奇校验电路的不同连接可获得最多2n个序列，其中最长的序列包含了（2n-1）个状态，由反馈方程决定。 Pseudo-random number generator 例：n=3，反馈方程是X3=X1⊕X0 D1 Q D2 Q D3 Q CLOCK OUT X3 X2 X1 X0 CLK OUT * chapter 8 8.6 iterative versus sequential circuits the iterative circuit CI CO PI PO C0 C1 PI0 PO0 CI CO PI PO PI1 PO1 CI CO PI PO PIn-1 POn-1 Cn C2 … Cn-1 boundary input cascading input cascading output * chapter 8 using flip-flops to store the cascading outputs at the end of each step Ci CI CO PI PO PIi POi register Ci+1 CLK * chapter 8 Serial comparator circuit D1 Q CLOCK CMP X EQI Y EQO * chapter 8 同步设计方法 给出同步系统结构—分解—数据单元、控制单元 控制单元：设计成状态机 数据单元：寄存器、特殊功能、存储器…… 同步设计中的障碍 时钟偏移 选通时钟 异步输入 * chapter 8 时序逻辑电路小结 1、时序逻辑电路的基本器件 锁存器、触发器 分类：S-R、D、J-K、T 功能：存储1位二进制数，代表一个状态变量。 掌握功能表、特征方程、逻辑符号、触发方式（脉冲触发、边沿触发）等基本概念。 2、时序逻辑电路的分析 含触发器和组合电路构成的器件级电路、MSI加上组合电路的组件级电路。 * chapter 8 要求： 写出激励方程、转移方程、输出方程； 写出转移/输出表，给状态变量表达的状态命名，并写出状态/输出表； 画出状态图； 画出时序图； 注意状态转移的互斥性和完备性。 对于计数器等构成的时序电路，正常的状态转移是单循环的模n计数，有部分未用状态可能会回到主循环，有的不会。有的有控制类输入—清零、装数、初始值输入…