第13章门电路和组合逻辑电路(2).pptVIP

* 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 三极管非门的缺点：带负载能力差 （2）带拉电流负载 iL 0 1 （1）带灌电流负载 iL 0 1 ∴希望RC大 ∴希望RC小 +5V A B T1 R1 R2 T2 T3 T4 R3 R4 Y +5v A B R1 C1 B1 13.3. 1 TTL与非门的基本原理 13.3 TTL集成门电路 B1 C1 +5V A B T1 R1 R2 T2 T3 T4 R3 R4 Uo 设 uA= 0.3V RL Uo= 5– Ube3– UD– UR2（小） = 5– 0.7– 0.7= 3.6V 拉电流 +5v A B R1 C1 B1 T2 、T4 截 止 T3导 通 Y= 1 B1= 0 AB 任= 0 B1 VB1= 0.3+0.7= 1V +5V A B T1 R1 R2 T2 T3 T4 R3 R5 R4 Uo 设 UA=UB=3.6V VC2=VCE2+VBE4=0.3+0.7=1V，使T3截止。 灌电流 T1 R1 +Vcc VB1=2.1V VC2=1V uo=0.3V VB1升高，足以使T2 ,T4导通 Y=0 AB全=1 +5V A B T1 R1 R2 T2 T3 T4 R3 R4 Y D EN VB1=1V VB1=1V， T2 、T4截止； 二极管D截止， Y=AB VB2=1V 13. 3. 2 三态输出门电路 EN=1时， EN=0时 二极管D导通，使VB2=1V,T3截止，输出端开路（高阻状态） 功能表 三态门的符号及功能表 功能表 使能端低电平 起作用 使能端高电平 起作用 符号 A B F 符号 A B F 公用总线 ０ １ ０ 三态门主要作为TTL电路与总线间的接口电路。 三态门的用途 工作时，EN1、EN2、EN3轮流接入高电平。将不同数据分时送入总线。 EN2 EN1 EN3 A2 B2 A2B2 00 0 全为1 工作原理：例A0A1=00 数据 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 脱离总线 例：利用线译码器分时将采样数据送入计算机。 卡诺图 定义：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻。 ：一种函数表示法，按一定规律画的方块图。 A B 0 1 0 1 1 1 0 0 二、卡诺图的画法： 画法规则：任何两个几何位置相邻的小方块中，最小项间只允许有一个变量取值不同。 （1）两变量： 半加和： 逻辑图 半加器 半加器 ? 1 an bn Cn-1 sn cn Scn-1 1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 74LS138 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 例：用74LS138和与非门实现Y=AB+BC Y=AB（C+C）+BC（A+A） =ABC+ABC+ABC =ABC+ABC+ABC =ABC ABC ABC = Y3 Y6 Y7 74LS138 A0 A2 A1 A B C SA SB SC 1 Y3 Y6 Y7 Y 最小项: 在n个变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。 n个变量,有2n个最小项 逻辑相邻的最小项：两个最小项只有一个因子互为反变量 2 逻辑函数的卡诺图化简法 A、 A + B、 不是最小项 注意： A + B 两变量最小项真值表 1 1 1 0 0 1 0 0 AB AB AB AB A B （1）最小项的性质 a. 在输入变量的任何取值组合下,必有一个最小项,而 且仅有一个最小项取值为1; b. 任意两个最小项的乘积为0; c. 全体最小项之和为1。 1 0 0 0 0 1 0 0