第15次课——第6章时序逻辑电路.pptVIP

再由字扩展方式构成1024×8位RAM，如图7.4.6所示，所以一共用了8片256×4位的RAM。 7.4.2 字扩展方式 (2) 当地址码为0011001100,且R/W?=1 时，A9A8=00，256×8(1)组被选中，其他组被封锁。 (3)256×8(1)的地址为（0000000000)B~(0011111111)B ; 256×8(2)的地址为（0100000000)B~(0111111111)B ; 256×8(3)的地址为（1000000000)B~(1011111111)B ; 256×8(4)的地址为（1100000000)B~(1111111111)B 。 7.4.2 字扩展方式 作 业 题6.28 题6.31 题6.35 * * * * * * * * * * * b. 擦除（写1）状态 7.2.3 可擦除的可编程只读存储器（EPROM） 当擦除状态时，在控制栅和位线加高电压脉冲(20V/10ms)，使得浮置栅上存储电荷。当控制栅加正常电压时，Flotox管截止，一个字节被擦除，则这个字节的所有存储单元为1的状态。 c.写入（写0)状态 在写入情况下，令控制栅为0V，同时在在字线和位线上加20V/10ms的脉冲电压，应使写入的那些单元的Flotox管的浮置栅放电，然后在控制栅Gc加正常的＋3V电压，使Flotox管导通，则所存储的内容为0. 注：虽然E2PROM改用电信号擦除，但由于擦除和写入需要加高电压脉冲，且擦除和写入的时间仍然较长，所以正常工作只做ROM用。 7.2.3 可擦除的可编程只读存储器（EPROM） 三、 快闪存储器（Flash Memory） 其结构和EPROM中的SIMOS管相似，只是浮置栅和衬底之间的氧化层的厚度不同，快闪存储器中的此厚度很薄，仅为10～15nm。以及另外一些特殊的制造技术。因此快闪存储器即吸收了EPROM的结构简单、编程可靠的优点，也保留了E2PROM擦除的快捷特性，且集成度很高。 7.2.3 可擦除的可编程只读存储器（EPROM） 为提高集成度，省去T2（选通管）改用叠栅MOS管（类似SIMOS管） 叠栅MOS管和flash存储单元如图7.2.13所示。 7.2.3 可擦除的可编程只读存储器（EPROM） *工作原理： a.读出状态：若字线为高电平，即Wj＝1,存储单元的公共端Vss＝0.若浮栅无充电，则叠栅MOS管导通，位线Bj输出低电平；若浮栅上充有负电荷，则叠栅MOS管截止，位线Bj输出高电平。 5V 0V 图7.2.13 叠栅MOS管和存储单元 b. 写入状态： 首先在叠栅MOS管的漏极经位线加较高的电平（6V），Vss＝0V，在 控制栅加一个幅度较大（12V/10μs）的正脉冲，使得管子发生雪崩击穿，浮置栅出现充电电荷。此时由于叠栅MOS管的开启电压提高，使得字线上加正常的逻辑电平时管子不会导通，写入1。 7.2.3 可擦除的可编程只读存储器（EPROM） 6V 0V c. 擦除状态： 擦除是利用隧道效应。在控制栅处于低电平（0V），源极加高幅度正脉冲（ 12V/100ms）的情况下，浮置栅和源极之间产生隧道效应，浮置栅的电荷通过隧道区放电，此时管子的开启电压降低，当字线加正常高电平（5V）时，管子就会导通。由于存储单元的源极都是连在一起的，故全部的存储单元同时被擦除，这是和E2PROM不同的一个地方。 7.2.3 可擦除的可编程只读存储器（EPROM） 0V 5V 7.3 随机存储器（RAM） 随机存储器也叫随机读/写存储器，即在RAM工作时，可以随时从任一指定的地址读出数据，也可随时将数据写入指定的存储单元。 其特点是：读、写方便，使用灵活。缺点是：存入的数据易丢失（即停电后数据随之丢失）。分类：静态随机存储器（SRAM）和动态随机存储器（DRAM）。 7.3.1 静态随机存储器（SRAM） 一 、 SRAM的结构和工作原理 SRAM电路一般由存储矩阵、地址译码器和读/写控制电路（也叫输入/输出电路）三部分组成，其框图如图7.3.1所示。 其中： *存储矩阵：它是由许多存储单元排列而成，每个存储单元都能存储1位二值数据（1或0)，在译码器和读/写电路的控制下，即可写入数据，也可读出数据。 7.3.1 静态随机存储器（SRAM） 图7.3.1 *地址译码器： 地址译码器一般都分为行地址译码器和列地址译码器两部分。行地址译码器将输入的地址代码的若干位A0~Ai译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元； 7.3.1 静态随机存储器（SRAM） 列地址译码器将输