电子系统设计第4讲.pptVIP

PLL原理框图 现场可编程门阵列FPGA 可编程逻辑器件的编程技术 ISP技术用编程器直接在用户的目标系统或印制板上对PLD芯片下载。 具有ISP性能的器件是E2CMOS工艺制造，其编程信息存储于E2PROM内，可以随时进行电编程和电擦除，且掉电时其编程信息不会丢失。 CPLD的在系统编程技术（In System Programmable） 在系统编程电缆ByteBlaster（MV）的安装 可编程逻辑器件的编程技术 2.FPGA器件在电路配置技术 配置模式 说 明 AS配置模式 采用串行配置器件（EPCS1、EPCS4、EPCS16和EPCS64）配置 PS配置模式 采用下载电缆配置，也可采用MCU配置 JTAG配置模式 采用下载电缆配置 可编程逻辑器件的编程技术 FPGA器件在电路配置技术 ——JTAG 配置模式 可编程逻辑器件的编程技术 FPGA器件在电路配置技术 ——AS配置模式 可编程逻辑器件的编程技术 可编程逻辑器件的编程技术 FPGA器件在电路配置技术 ——PS配置模式 FPGA 与CPLD比较 集成度：FPGA可以达到比 CPLD更高的集成度 ,同时也具有更复杂的布线结构和逻辑实现。 适合结构：FPGA更适合于触发器丰富的结构 ,而 CPLD更适合于触发器有限而积项丰富的结构。 编程：CPLD通过修改具有固定内连电路的逻辑功能来编程 ,FPGA主要通过改变内部连线的布线来编程 ;FPGA可在逻辑门下编程 ,而 CPLD是在逻辑块下编程 ,在编程上 FPGA比 CPLD具有更大的灵活性 功率消耗：CPLD的缺点比较突出。一般情况下 ,CPLD功耗要比 FPGA大 ,且集成度越高越明显； 速度： CPLD优于 FPGA。由于 FPGA是门级编程，且 CLB之间是采用分布式互连；而 CPLD是逻辑块级编程 ,且其逻辑块互连是集总式的。因此，CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。 FPGA 与CPLD比较 编程方式 CPLD主要是基于E2PROM或FLASH存储器编程 ,编程次数达 1万次。其优点是在系统断电后，编程信息不丢失。 FPGA大部分是基于 SRAM编程 ,其缺点是编程数据信息在系统断电时丢失 ,每次上电时 ,需从器件的外部存储器或计算机中将编程数据写入 SRAM中。其优点是可进行任意次数的编程 ,并可在工作中快速编程 ,实现板级和系统级的动态配置 ,因此可称为在线重配置的 PLD或可重配置硬件 FPGA 与CPLD比较 使用方便性：CPLD比 FPGA要好。 CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 FPGA 与CPLD比较 世界主要PLD厂商 / / / / 概 述 1.可编程逻辑器件的分类 任何组合逻辑电路都可表示为与—或表达式： 2.可编程逻辑器件的基本结构 任何时序逻辑电路都可组合逻辑电路和触发器组成。 由此得到 可编程逻辑器件的基本结构： 概 述 3.与—或阵列的两种物理实现形式 ?用实际的与—或电路实现 ?由查找表（LUT）实现 查找表（Look Up Table）实际上是用静态存储器 （SRAM）构成函数发生器。 概 述 概 述 【例1】用4变量LUT实现如图5.2-4所示的组合逻辑电路。 A B C D F A B C D F 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 将真值表的输出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存储单元. 简单可编程逻辑器件 1. 可编程只读存储器PROM 特点：与阵列固定、或阵列可编程 与阵列?最小项 或阵列?最小项的和项 PLD的逻辑符号特殊表示方法 简单可编程逻辑器件 简单可编程逻辑器件 例：用PROM实现以下逻辑函数： 对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费 简单可编程逻辑器件 例 用ROM实现一个2位二进制加法器。 真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依