电工学1第10章组合逻辑电路.pptVIP

(2)根据真值表写出其逻辑函数表达式 (3)对逻辑函数表达式进行化简和变换 (4)由逻辑式画出逻辑图 2.用译码器实现（练习P318 例10-11） 将逻辑表达式写成译码器的与非-与非标准式： 10.5 组合逻辑电路的设计 根据译码器的位数应等于函数中所含的变量数（A、B、C），需选用3线-8线译码器，令A2=A、A1=B、A0=C，画出逻辑图如图10-29所示。 * * 第10章 组合逻辑电路 模拟信号：在时间上和数值上连续的信号。 数字信号：在时间上和数值上不连续的（即离散的）信号。 u u 模拟信号波形 数字信号波形(正脉冲） t t 对模拟信号进行传输、处理的电子线路称为模拟电路。 对数字信号进行传输、处理的电子线路称为数字电路。 脉 冲 信 号 数字电路的分类 双极型电路和单极型电路 VLSI (Very Large Scale Integrated )电路(数万器件/片) a、按半导体类型可分为： b、按电路的集成度可分为： SSI(Small Scale Integrated )电路(数十器件/片) MSI(Medium Scale Integrated)电路(数百器件/片) LSI(Large Scale Integrated )电路(数千器件/片) ASIC(Application Specific Integrated Circuit，专用集成电路) SoC(System on a Chip，单片电子系统) IP核(Intellectual Property，知识产权) 硬件设计包 FPGA(Filed Programmable Gate Array，现场可编程门阵列 ) CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件 ) CPLD/FPGA—可编程专用IC，或可编程ASIC。 EDA(Electronic Design Automation，电子设计自动化) 数字电路的分类 c、按电路的逻辑功能可分为： 组合逻辑电路和时序逻辑电路。 组合逻辑电路任何时刻的输出状态，仅与该时刻的输入状态有关，即电路无记忆功能。 时序逻辑电路任何时刻的输出状态，不仅与该时刻的输入状态有关，还与电路的原状态有关，即电路有记忆功能。 名称 逻辑符号 逻辑表达式 或门 与门 非门 或非门 与非门 常用门电路的逻辑符号和逻辑表达式 ≥1 A B F A B F F A B F ≥1 A B 1 A F F = A＋B F = A·B F = A F = A · B F = A＋B 第10章 小结 6.逻辑与或非运算 7. 逻辑异或运算 图形符号： 图形符号： 真 值 表 口诀：相同为0，不同为1。 74LS04 74LS00 常用集成芯片管脚图 TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。 　 CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。 集成电路又分TTL和CMOS型： 第10章 小结 布尔代数 双重否定律常常与反演律配合进行逻辑式的变换。 对偶式 互补律A+A=1 分配律A(B+C)=AB+AC 0-1律A+1=1 多余项BC去掉 A、B、C三个变量的最小项有8（23）个： 利用 可以把任何一个逻辑函数化为最小项之和的标准形式。 例 写出Y=AB+AC+BC的最小项逻辑式。 解：缺谁补谁 10.3 常用的组合逻辑器件 1.能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 10.3.1 加法器 2. 全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 表10-14 全加器真值表 根据 可得到全加器的逻辑图，如图10－11(a)所示，全加器的符号如图10—11(b)所示。 由图10—11(a)看出：全加器是由两个半加器构成。 (a) 逻辑图 (b) 全加器的符号 图10－11 全加器的逻辑图和逻辑符号 实现编码操作的电路称为编码器。 表10－15 编码表 输入8个互斥的信号输出3位二进制代码 10.3.2 编码器 (1)二进制编码器 逻辑表达式 逻辑图