芯片功耗和摩尔定律终结.pptVIP

EDA Lab., Tsinghua University * EDA Lab., Tsinghua University * 芯片功耗与摩尔定律的终结 清华大学计算机系EDA实验室 骆祖莹 luozy@mail.tsinghua.edu.cn 博士后合作导师: 洪先龙教授 IEEE FELLOW * EDA Lab., Tsinghua University * 报告内容 计算机科学发展与摩尔定律 集成电路功耗的组成与提高趋势 高功耗对集成电路性能与可靠性的影响 供电系统（P/G） 封装与散热装置 可靠性 芯片功耗与摩尔定律的终结 与芯片功耗相关的研究热点 * EDA Lab., Tsinghua University * 计算机科学发展与摩尔定律 目前计算机科学发展的动力，一部分来自计算机理论的发展，但主要来自集成电路芯片性能的大幅提高。 集成电路芯片性能提高大致符合摩尔定律，即处理器(CPU)的功能和复杂性每年(其后期减慢为18个月)会增加一倍，而成本却成比例地递减。 集成电路生产工艺的提高(0.25/0.18/0.13/0.09um)，缩小了单管的尺寸，提高了芯片的集成度与工作频率，降低了工作电压。 * EDA Lab., Tsinghua University * Goal for Intel: 1TIPS by 2010 Shekhar Borkar, Circuit Research, Intel Labs Pentium? Pro Architecture Pentium? 4 Architecture Pentium? Architecture 486 386 286 8086 * EDA Lab., Tsinghua University * Transistor Integration Capacity Shekhar Borkar, Circuit Research, Intel Labs * EDA Lab., Tsinghua University * 报告内容 计算机科学发展与摩尔定律 集成电路功耗的组成与提高趋势 高功耗对集成电路性能与可靠性的影响 供电系统（P/G） 封装与散热装置 可靠性 芯片功耗与摩尔定律的终结 与芯片功耗相关的研究热点 * EDA Lab., Tsinghua University * CMOS集成电路功耗的组成 与其它工艺比较，CMOS电路以其低功耗，易于集成的优点，在目前硅材料时代得到了最广泛的应用。 芯片功耗包括由CMOS管状态改变所产生的动态功耗与由漏电流引起的静态功耗两部分。 动态功耗由三部分组成：A、电路逻辑操作所引起的状态改变所需功耗；B、P管与N管阈值电压重叠所产生的导通电流所需功耗；C、不同路径的时间延迟不同所产生的竞争冒险所需功耗。 静态功耗也由三部分组成：A、CMOS管亚阈值电压漏电流所需功耗；B、 CMOS管栅级漏电流所需功耗；C、 CMOS管衬底漏电流（BTBT）所需功耗。 * EDA Lab., Tsinghua University * 静态功耗的三种成因 * EDA Lab., Tsinghua University * The Power Crisis from Intel Shekhar Borkar, Circuit Research, Intel Labs Leakage Power is catching up with the active power in nano-scaled CMOS circuits. * EDA Lab., Tsinghua University * The Power Crisis from IBM David E. Lackey, IBM * EDA Lab., Tsinghua University * Leakage power become focus in crisis Shekhar Borkar, Circuit Research, Intel Labs A. Grove, IEDM 2002 * EDA Lab., Tsinghua University * CMOS电路功耗的优化方法 由于功耗已影响到CMOS电路设计方法学，所以功耗在电路设计的各个阶段都必须得到优化。从程序汇编到电路综合，再到逻辑级与版图级都是如此。我的研究集中在低层功耗优化，所以从以下两个方面进行阐述。 动态功耗优化：A、时钟屏蔽技术；B、测试功耗优化；C、竞争冒险消除；D、多输入逻辑门的低功耗展开；D、分区供电。 静态功耗优化：A、多阈值多电压布放；B、虚拟供电网络；C、最小漏电流输入向量；D、浮动衬底电压；E、绝缘衬底（SOI）。 * EDA Lab., Tsinghua University