基于SystemGeneratorDSP系统开发技术应用.pptVIP

基于System Generator的DSP系统设计 System Generator标志 每个System Generator应用框图都必须至少包含一个System Generator标志； 用来驱动整个FPGA实现过程，不与任何模块相连 ； 打开属性编辑框，能够设置目标网表、器件型号、目标性能以及系统时钟频率等指标 。 基于System Generator的DSP系统设计 建立简易的DSP设计 例 使用System Generator建立一个3输入（a、b、c）的DSP4模块的计算电路，使得输出p = c + a * b，并利用标准的Simulink模块对延迟电路进行功能验证。 1.建立一个新的Simulink模型，并保存为mydsp.mdl。 2.选择Xilinx DSP48模块，拖到mydsp.mdl；按照同样的方法添加边界定义模块以及System Generator标志模块。 3. 添加Simulink标准库中的常数模块（Constant）和显示器（Display）模块。其中常数模块用于向DSP计算电路灌数据，作为测试激励；显示器则用于观测输出数据。 基于System Generator的DSP系统设计 4. 连接模块 Xilinx模块之间的端口可以直接相互连接 Xilinx模块和非Xilinx模块之间的连接需要Gateway连接 基于System Generator的DSP系统设计 5. 设定系统参数 多数选项与ISE开发中 选项相同； “Create testbench”， 自动生成设计的测试 代码。 基于System Generator的DSP系统设计 6.设置关键模块参数 Gataway In模块属性可查看输入数据位宽和量化规则 基于System Generator的DSP系统设计 7. 运行测试激励 运行Simulink仿真，可以看到显示器输出为18，表明设计的功能是正确的。 8. 生成HDL代码 基于System Generator的DSP系统设计 相应的文件夹“netlist sysgen” 子目录中“nonleaf_results.v” 可作为子模块直接使用 生成的部分代码段 基于System Generator的DSP系统设计 System Generator中的信号类型 “Format” 菜单中的“Port/Signal Display Port Data Types”命令，来显示所有端口的数据类型，形象显示整个系统的数据精度。 可根据输入端口的数据类型来确定输出数据类型 。 允许设计人员自定义模块的输入、输出数据的量化效果以及饱和处理。 Simulink中的连续时间信号，还必须经过“Gateway In”模块的采样转换才能使用。 基于System Generator的DSP系统设计 自动代码生成 System Generator能够自动地将设计编译为低级的HDL描述，且编译方式多样，取决于System Generator标志中的设置。 还需要生成一些辅助下载的文件工程文件、约束文件等，以及用于验证的测试代码。 详见7.3.3节。 基于System Generator的DSP系统设计 编译MATLAB设计生成FPGA代码 两种方法将MATLAB设计.m文件转化为HDL设计 ： 利用AccelDSP综合器 ：多应用于复杂或高速设计中，常用来完成高层次的IP核开发。 直接接利用MCode模块：支持MATLAB语言的有限子集，实现算术运算、有限状态机和逻辑控制等。 要使用MCode模块，必须实现编写.m函数，且代码文件必须和System Generator模型文件放在同一个文件夹中，或者处于MATLAB路径上的文件夹中。 基于System Generator的DSP系统设计 例 使用MATLAB编写一个简单的移位寄存器完成对输入数据乘8以及除以4的操作，并使用MCode将其编译成System Generator直接可用的定点模块。 1．相关的.m函数代码为： 基于System Generator的DSP系统设计 2. 新建System Generator设计，添加MCode模块 通过Browse按键 将 .m函数和模型 设计关联起来 基于System Generator的DSP系统设计 3. 添加边界模块、Sytem Generator模块、正弦波测试激励以及示波器模块 基于System Generator的DSP系统设计 4.运行仿真，正确实现了.m文件的功能。左图将信号放大了8倍，右图将信号缩小了4倍。 基于System Generator的DSP系统设计 子系统的建立和使用简介 建立子系统的方法是利用NGC二进制网表文件