第二章基本MOS元件物理-（公开）精选课件.pptVIP

類比CMOS積體電路設計 第二章 基本MOS元件物理 MOS元件設計 鳥瞰示意圖和MOS上視圖。 The layout of a MOSFET is determined by: Electrical properties required of the device in the circuit. “Design rules” imposed by the technology. Ex: To minimize capacitance of S and D, W is the channel width, the other dimension must be large enough to accommodate the contact windows and is specified by the technology (diffusion encloses contact rule). 繪出圖2.29(a)中電路佈線設計圖 解： 注意 M1 和 M2 在節點 C 分享同一個源極/汲極接面，而 M2 和 M3 在節點 N 分享同一個 S/D 接面。我們猜測三個電晶體可以如圖2.29(b)之佈線圖，將其餘端點連接起來，便可得到圖2.29(c)之佈線圖。注意 M3 之閘極多晶矽層無法直接連至 M1 之源極，因此需要另一條金屬連線。 例題 2.5 (Layout design) MOS元件電容 (1) (2) (3) C3 和 C4 不可寫成 CLDCox，應以重疊電容 Cov 表示。 (4) 下板電容 Cj 和側邊電容 Cjsw。 計算圖2.32中二種結構之源極和汲極接面電容。 例題 2.6 解： 對圖2.32(a)之電晶體而言，我們可以得到 而對圖2.32(b)而言， 圖2.32(b)之幾何形狀被稱為摺疊(folded)結構。當我們提供同樣的 W/L 時，圖2.32(b)之汲極接面電容比圖2.32(a)還小。 在上述計算中，我們已假定源極或汲極之總周長為 2(W+E) 乘上 Cjsw。面對通道之側邊電容可能會比其它三個側面電容小，因為通道截止佈植效應(channel-stop implant)(見第十七章)。儘管如此，我們還是假定所有的四個側邊都有相同的單位電容，因為電路中的每個節點都連結至許多其它的元件電容，故由假設所造成的誤差可以忽略不計。 例題 2.6〈續〉 不同操作區中的元件電容 關閉： (2) 深三極區： (3) 飽和區： 繪出 VX 由 0 變至 3V 時，圖2.34中 M1 之電容圖。假設 VTH= 0.6V 且 λ=γ= 0。 例題 2.7 解： 為避免混淆，如圖2.34所示，我們將三個端點標上記號。當 VX≒ 0 時，M1 操作於三極管區，CEN≒CEF=(1/2)WLCox+WCov，且 CFB 為最大值，CNB 則和 VX 無關。當 VX 超過 1V 時，源極和汲極的角色會互換[圖2.35(a)]；而當 VX ≧ 2V－0.6V 時，M1 將會脫離三極管區。其電容變化如圖2.35(b)和(c)所示。 例題 2.7〈續〉 MOS小信號模型 (a)基本MOS小信號模型；(b)用一相關電流源表示長度調變效應；(c)用一電阻來表示長度調變效應；(d)用一相關電流源來表示基板效應。 MOS小信號模型 利用摺疊來減少閘極電阻 如圖結構，摺疊可將閘極電阻降低為四分之一。 (folding) 完整的MOS小信號模型 繪出圖2.39中，M1 的 gm 和 gmb 與偏壓電流 I1 之關係圖。 解： 因為 ，我們得到 ，而 gmb 對於 I1 之相依性較不直接，當 I1 增加時，VX 和 VSB 都會減少。 例題 2.8 MOS SPICE Model VTO: threshold voltage with zero VBS (unit:V) GAMMA: body effect coefficient (unit: V1/2) PHI: 2 ?F (unit: V) TOX: gate oxide thickness (unit: m) NSUB: substrate doping (unit: cm–3) LD: source/drain side (lateral) diffusion (unit: m) UO: Channel mobility (unit: cm2/V/s) LAMBDA: channel-length modulation coefficient (uni