sigma-delta和多电平DAC技术.docxVIP

采用Σ-δ和多电平DAC技术提高音频DAC信号输出质量 采用Σ-δ转换技术的音频数字/模拟转换器(DAC)产品投放市场已有一段时间了，设计人员一直都在尝试着在不增加产品成本的基础上有效地提高产品的声音质量。本文介绍的Σ-δ调制和多电平DAC技术能够有效地提高音频DAC的声音质量。 在音频DAC中采用Σ-δ技术很常见，而Wolfson微电子公司采用二元加权DAC单元阵列对该技术作了重大改进，在不增加成本的情况下可以显著提高音乐质量，这些单元的数量正比于DAC的比特数。 音频DAC一般由四个处理部分组成。首先所输入的音频数据需要经过内插滤波器滤除带外噪声，然后利用Σ-δ调制器对滤除后的数据进行处理，生成的数据比特流由D/A单元转换成模拟信号。最后这些模拟信号通过一个模拟滤波器重现最初的音乐信号(见图1)。 设计一个16比特到24比特的非Σ-δDAC具有一定困难，其优点是带外噪声特别低。但是，如果该转换器处理音频信号时其工作速率较低(接近于信号的奈奎斯特采样率)，如44.1kHz和48kHz，则其输出频谱将包含很强的镜像分量。通过采用内插滤波器来提高采样率，可以消除这种镜像分量。 最初基于δ-Σ调制器的音频DAC主要是单比特的设计。由于只需要实现两种电平，任何再生电平中的误差都会表现为增益与偏差误差，而不会影响整个系统的线性度和噪声性能。 在使用单比特D/A情况下，滤波器必须能够将这个脉冲串转换成实际的模拟波形，该功能并不容易实现。另外，单比特D/A对时钟抖动比较敏感(见图2)，过采样时钟转换中的抖动会直接导致数模转换误差，从而增加了系统噪声，降低音频D/A输出的声音质量。 多电平DAC与δ-Σ调制器结合 最近，将多电平DAC与δ-Σ调制器结合使用的例子越来越普遍，这种多电平D/A具有适当数量的输出电平，能改进带外噪声与信号质量。由于系统高频段具有非线性特点，带外噪声会产生音频段分量，影响系统性能。 多比特Σ-δ DAC一般采用多个双电平D/A组成(如图3所示)。对所有输出信号求和得到模拟输出信号，另外，还有一个量化器用来选择合适的D/A输出组合以得到良好的线性度，使D/A输出信号更接近模拟信号，对输出信号的有效滤波也相对容易。采用多比特D/A还能减少器件对时钟抖动的敏感度，从而能获得更好的音频信号质量。 通过使用内插滤波器可以衰减PCM输入信号镜像分量，并提高其采样频率。为了减少所用电平数量，这种高采样率信号需要经过δ-Σ调制。虽然这样会引入额外的量化噪声，但采用δ-Σ调制器反馈环路能保证进入音频段的噪声非常小。如果δ-Σ调制器产生的是一个单比特输出信号，那么该信号就会随即直接馈入单比特D/A中。因此，最好在δ-Σ输出部分保持若干比特的裕量，这样可以显著降低带外噪声。 如果采用传统的多比特DAC，那么任何再生模拟电平的误差都会导致带内噪声和失真，从而在模拟分量上产生偏差。为了克服这个问题，需要对多比特信号作进一步处理，即把它分解成许多独立的δ-Σ调制信号，将这些信号的输出相加得到最终的输出信号。该过程称为动态单元匹配(DEM)过程，它能减轻对D/A单元的匹配精度要求。每个独立信号都具备单比特δ-Σ调制信号的特性，双电平DEM系统的输出可以用来控制D/A单元的选择。双电平信号加上D/A单元可以看作是一个双电平DAC，所有双电平DAC输出的总和就是一个完整D/A系统的输出。 大多数这种多电平D/A方案采用相同的加权单元。例如，一个5比特转换器可能就有31或32个单元。常用的DEM方案仅对相同加权单元有效，该方案能限制比特的数量，而不会出现控制单元数量变得无法管理的情况。下面将讨论在不增加大量控制信号的条件下增加D/A电平数量的方法。 增加D/A电平数量 我们曾经设计过一款数字滤波器，其性价比较好并具有数据信号通路，包括多比特Σ-δ调制器。调制器的设计可以自由选择Σ-δ调制器的阶数、多比特D/A的比特数、所用DEM方案的类型和用于实现D/A本身的模拟器件设计。信号的完整路径如下：首先进入串行音频接口，然后通过数字滤波器进入Σ-δ调制器，最后通过多比特D/A DEM方案。信号通过完整信号路径后采用Wolfson公司的建模工具进行仿真。 这些建模工具采用C++编写，因此仿真速度很快。这一点非常重要，能保证在可接受的时间范围内执行电路性能判断的仿真操作。一般情况下，为了产生信噪比-幅度的扫描图表，需要运行数千次时域仿真操作，每一步仿真都需要计算信噪比值。而采用一般的数字仿真工具进行同样的操作所用时间是不可思议的。这些仿真的精度等级是一比特，采用的电路模型非常接近于芯片的门级模型。这种仿真允许将仿真结果结果收集起来，随后与实际的电路门级实现进行比较。 在C++模型级完成了数字处理单元的设计后，就可以实现门级电路了