电工与电子技术基础配套教学课件徐秀平13. 触发器和时序逻辑电路.pptVIP

解：其状态转换图如下图,则产生清零信号为Q3＝1 例 试用清零法由74LS160构成8进制计数器，画出时序图。 其时序图如下图所示 实现的电路如下图所示 3.用置数法构成任意进制计数器 凡是有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异步预置数。 置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。为了实现M进制计数器，同步置数置数信号应由SM－1产生，而异步置数应由SM产生。 例13-5 用置数法将同步十进制计数器74LS160接成七进制计数器。 解：74LS160为同步十进制计数器，完整的状态表如图13-32所示。 若构成7进制计数器，则需要7个状态，要去掉3个状态。这样看初始状态如何设置 对于图13-32中的（1），设初态为0000，则过7个状态就是到0110,故应在0110产生预置数信号，使得在CP的前沿到来，计数器回到初态0000. 其状态表如下表所示。所示 其实现的电路如图13-33(a)所示。 时序（波形）图： 对于图13-32中的方案（2），设初态为0010，则过7个状态就是到1000,故应在1000产生预置数信号，使得在CP的前沿到来，计数器回到初态0000。 对于图13-32中的（3），设初态为0011，则过7个状态就是到1001,故应在1001产生预置数信号，使得在CP的前沿到来，计数器回到初态11,但此时可利用74LS160本身的进位C作为预置信号 其时序（波形）图： 4.NM 当要实现有进制比单片计数器的计数长度大时，则要用多片计数器来实现。 可分为整体的方法和分解的方法两种。 （1）分解的方法： 将M进制分解为M1*M2 例 试利用串行进位方式由74LS160构成24进制加法计数器。 解：分解的方法: 24可分解成4×6（或者3×8)，则先将两片74LS160构成4进制和6进制计数器，再连接，其实现电路如下图所示。 首先将两片N进制计数器按串行进位方式或并行进位方式联成N×N进制计数器，再按照NM的置零法和置数法构成M进制计数器。 （2）整体清零和整体置数方式 例 试利用清零法和置数法由两片74LS160构成53进制加法计数器。 解：首先将74LS160按并行进位方式（或串行进位方式）构成100进制计数器。再按清零法和置数法接成53进制加法计数器。注由于74LS160为10进制计数器，故低位片为个位，高位片为十位，若清零法则由53产生清零译码信号，若置数法由52产生置位译码信号。 清零法实现的电路如下图： 置数法实现的电路如下图所示。 （53)D＝（110101)B 利用整体置数法由74LS161构成53进制加法计数器如下图所示,预置数信号取自（52)D＝(110100)B。 注：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码，再根据整体置数法或整体置零法实现53进制。 例13－7 分析图13－35，当M＝0和M＝1时，其为几进制计数器？ 解： 当M＝0时，D3D2D1D0＝0011，状态从0011—0100－0101－0110—0111，故为五进制计数器。 当M＝1时，D3D2D1D0＝1100，状态从1100—1101－1110－1111－0000－0001－0010－0011－0100－0101－0110—0111，故为十二进制计数器。 例13－8 分析图13－36，当M＝0和M＝1时，其为几进制计数器？ 解： 状态从0000——1010（1011为暂态），故为十一进制加法计数器。 当M＝0时 状态从0000—1111－1110－1101－1100－1011－1010－1001－1000－0111－0110（0101为暂态），故为十一进制减法计数器。 当M＝1时 该电路为十一进制可逆计数器。 其状态表如表所示。 利用双向移位寄存器74LS194接成环形计数器，可产生序列脉冲信号，其电路图如图13-17(a)所示。 计数器是数字系统应用最多的器件，它不仅能用于对时钟脉冲计数，而且还可以用于定时、分频、及数字运算等。计数器的种类很多，可以从三个角度分类 。按计数进制可分为二进制和非二进制计数器两大类，非二进制中，最常用的是十进制，其它的一般称为任意进制计数器；按增减趋势可分为加法计数器、减法计数器、可逆计数器、任意次序计数器；按计数脉冲的引入方式可分为同步计数器（所有触发器的时钟信号都相同）和异步计数器（并非所有触发器的时钟都相同）。 13.3 计数器 1. 异步二进制加法计数器 表13-8为4位二进