EDA VHDL 电子设计自动化技术.pptVIP

佛山科学技术学院 丁伟雄 使用MAX+PLUSII中的文本编辑器 使用文本编辑器，编辑VHDL程序 Max+Plus II 提供文本编辑器，使用方法如下 鼠标点击FILE 和“New” 选择文本 编辑项 打开文本编辑器，输入VHDL程序，并存盘 注意，存盘的文件名必须与程序的实体名一致 取名并存盘 文件语法检查、将其变成元件入库，并设其为工程文件 注意，此工程路径已经 指向本项设计文件！ 即已指定cnt4.vhd为 工程文件，即顶层文件 用鼠标选择 一个版本 编译前，选择VHDL 的IEEE标准版本 语法错误定位 缺分号 ??? 改错后准备编译 选定器件，并编译 选器件系列：FLEX10K 消去勾 选 EPF10K10LC84-4 仿真 选波形 编辑器 编辑波形文件 按此键，确定观察信号 设定仿真波形参数 设定时 钟周期 设定仿真测试周期 加入时钟信号 鼠标单击这里 波形文件存盘，启动波形仿真器 启动波形仿真器 按“START”启动仿真 显示仿真结果，启动时序分析器 延时9.6ns 启动时序分析器 输入测试信号 全加器端口信号 按此键 设置输入信号电平，启动仿真器 启动仿真器 时序仿真 逻辑测 试正确 怎样利用GW48-CK系统 测试我的设计项目呢？ 在EDA实验系统上测试设计的结果 首先选择测试电路 请参阅FPGA/CPLD 开发简明教程 或EDA技术简明教程 选择电路结构模式5作为全加器的测试电路 键3定义 为：cin 键2定义 为：ain 键1定义 为：bin 数码管1 显示：sum 数码管2 显示：cout 不妨作如 下选择： 输入cin 输入ain 输入bin 按此键 选择电路 模式NO.5 显示sum 显示cout 这里插上的是 10K10目标板 对于10K10器件，确定具体引脚号 实验板上若插有10K10，需选此列 对于电路模式5，键1对应于10K10的第5脚，可输入bin 键2则对应10K10的第6脚，可输入ain，依次 类推。 根据电路结构模式NO.5 查上表，EPF10K10器件对应： 加数 ain : PIO1 - IO1 对应引脚 - 6 被加数 binB : PIO0 - IO0 对应引脚 - 5 加和 sum : PIO8 - IO8 对应引脚 - 17 低位进位 cin : PIO2 - IO2 对应引脚 - 7 高位溢出位 cout : PIO9 - IO9 对应引脚 - 18 编译后，根据上表进行引脚锁定 对选定器件10K10后，按START，先编译一次 对然后进行引脚锁定 根据电路模式5锁定器件引脚 逐一输入各信号引脚号 按此键，确定引脚号 双击此标号 观察适配报告 引脚锁定后，进行编译、综合和适配 双击此标号 启动编程器 适配报告 用去两个逻 辑宏单元 启动编程器并设置下载模式 编程窗口被打开 接着设置 编程方式 选Byteblaster（MV） 观察10K10器件内部配置的逻辑单元分布情况 打开FloorPlan Editor窗口 选Full Srreen窗口 选LAB View 选Last…项 全加器使用的两个LE单元 向EPF10K10下载成功！ OK！ 输入bin=‘0’ 输入bin=‘1’ 输入cin=‘0’ 输出sum=‘1’ cout=‘0’ 选择模式5 bin=‘1’ ain=‘1’ cin=‘0’ sum=‘0’ cout=‘1’，有进位 bin=‘1’ ain=‘1’ cin=‘1’ sum=‘1’ cout=‘1’ 电源开关 和电源插口 25芯下 载接口 模拟信号 输入输出口 PS/2 接口 RS232串行 接口 25芯编程线与 PC机的并行口相接 插上 电源 将编程下载线与PC 机的打印机口相接 适配板 目标 芯片 注意时钟 频率选择 电路结构 模式NO.1 编程下载 ASIC 外部时钟信号选择区 接向目标器件 的时钟信号 CLOCK1 通过短路帽， CLOCK0上可选的 时钟频率有14种： 1Hz---50MHz 注意，PCB板面抗高频 干扰的细密栅孔铺层！ 实验板上时钟信号 CLOKX 对应目标芯片的引脚号 CLOK0的 时钟信号 进入10K10 的第2脚 选择电路结构 模式no.3 电路结构模式 选择键 目标芯片芯核电压 2.5V或1.8V选择帽 硬件升级 预留座 硬件升级 预留座 目标芯片芯核电压 5V或3.3V选择帽 控制A/D、D/A 输入输出插座 A/D测试信 号电位器 低压器件 下载编程口 5V器件 下载编程口 适配板下的智 能控制电路 可以将适配板从 主板插座上拔下 单片机接口控制 插座。注意，平 时必须将两短路 帽都插在左边！ VGA接口 开始！ 另建自己 的工作