现代GPU上的高效控制流与异常流机制综述.pdfVIP

浙江大学 现代GPU 上的高效控制 流与异常流机制综述 沈阳 2012/12/30 目录 摘要…………………………………………………………………………………………………………………………………………….2 1 引言2 1.1 强大的计算能力，便宜的价格2 1.2 编程模型和体系结构2 2 体系结构4 2.1 微体系结构6 2.2 发散的控制流7 3 高效控制流执行方案8 3.1 Dynamic Warp Formation 9 3.2 Thread Block Compaction 9 3.3 CAPRI 11 3.4 SBI 和SWI 13 4 异常流16 5 总结18 6 参考资料18 摘要 GPU 性能的快速增长，加上其最近十年来可编程性的提高，使得现代GPU 成为了许多 领域运行计算任务越来越引人注目的平台。现代可编程GPU 允许不规则的控制流在其SIMD 流水线中平稳运行。为了保证分支执行的正确性，GPU 使用掩码让每个SIMD lane 执行一条 逻辑线程。然而，掩码执行导致性能的下降，因为被掩码屏蔽的 lane 的计算性能都被浪费 了。另一方面，为了提高GPU 的适用范围和可用性，对GPU 提供异常支持将是下一步努力 的方向。在这篇综述中，我会对GPU 上的高效控制流执行和提供异常支持的方法进行描述， 总结和分析。 我会从利用GPU 进行通用编程的动机开始，描述GPU 的通用编程模型和体系结构。GPU 的编程模型决定了GPU 的体系结构设计，而体系结构设计对理解GPU 的控制流执行方法改 进和异常支持的困难至关重要。从这里出发，综述分成两部分。首先，我会描述高效控制流 执行的方法，这些方法企图合并多条没有屏蔽的线程在一个SIMD 处理器上执行。接着，我 会描述一种软硬件结合设计对GPU 提供轻量级异常支持的方法。 1 引言 Graphics Processing Unit （GPU ）很可能是今天每单位人民币计算能力最强大的计算硬件 了。越来越多的研究者和开发者开始对利用GPU 进行通用计算（GPGPU ）感兴趣。在这篇 文章中，我会描述GPU 的微体系结构，并以此为基础描述GPU 上高效控制流执行机制以及 提供异常支持的方法。现在从利用GPU 进行通用计算的动机开始。 1.1 强大的计算能力，便宜的价格 最近的GPU 提供惊人的计算能力和内存带宽。如错误!未找到引用源。错误!未找到引用 源。[1]所示，从04 年六月以来，NVIDIA 每一代GPU 都比Intel 同等价位的CPU 的浮点计算 能力要强，并且这种差距越拉越大。GeForce GTX 580 的理论浮点运算能力达到1500GFLOP/s， 而Sandy Bridge 只有500 GFLOP/s 不到。另一方面，如错误!未找到引用源。[1]所示，NVIDIA 每一代GPU 的内存带宽也比Intel 同等价位的CPU 要高许多。同样的，这种差距也在逐代扩 大，NVIDIA 的GeForce GTX 480 的理论内存带宽接近180GB/s，而Intel 的Bloomfield 只有 40GB/s 不到。 为什么GPU 的性能增长比CPU 更加快速？半导体制造技术的进步在两种平台上都是一 样的。造成这种不同的主要原因可以归结为根本的硬件体系结构的差异：CPU 为了最优化运 行顺序代码的性能，将许多的晶体管运用于利用指令级并行（instruction-level parallelism，ILP） 技术，比如分支预测和乱序执行。而图形程序高度数据并行（data-level parallelism）的性质 使得