第六章 时序逻辑电路--寄存器.pptVIP

同步十进制加法计数器电路的状态转换图 返回 同步十进制加法计数器74160的逻辑图 返回 异步清零 同步置数 74LS160的功能表 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 异步清零 同步置数 74LS160与74LS161 74LS160是同步十进制加法计数器 74LS161是同步十六进制加法计数器 74LS160 与74LS161的引脚排列相同 74LS160 与74LS161都采用同步置数、异步清零方式 74LS160在计数到1001时输出一个进位脉冲 74LS161在计数到1111时输出一个进位脉冲 同步十进制减法计数器电路 ③十进制可逆计数器 基本原理一致，电路只用到 0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192 状态转换图 单时钟同步十进制可逆计数器74LS190的逻辑图 返回 三、异步计数器 异步二进制加法计数器 ①异步二进制加法计数器 在末位+1时，从低位到高位逐位进位方式工作。 原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转 ②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转