数电第03章逻辑门电路(康华光).pptVIP

5．电压传输特性 TP TN VDD Vi Vo 6．工作速度 由于CMOS非门电路工作时总有一个管子导通，导通电阻很小，所以当带电容负载时，时间常数很小，电容的充放电速度比较快，信号传输延迟时间很小。 CMOS非门的平均传输延迟时间约为10ns。 三、其他的CMOS门电路 1．CMOS与非门 (1)电路 (3) 逻辑关系 (2)图形符号 B A L ＆ L B A 0 0 1 0 0 VDD 0 VDD VDD 0 VDD VDD VDD VDD TN2 TN1 B L TP2 VDD TP1 A 0 0 1 1 1 0 1 1 1 0 2．CMOS或非门 (1)电路 (3) 逻辑关系 (2)图形符号 B A L ≥1 L B A 0 0 VDD 0 VDD VDD 0 VDD VDD 0 0 0 TN2 TN1 A TP2 VDD TP1 B L 0 0 1 0 1 0 1 0 0 1 1 0 (3) 逻辑关系 (2)图形符号 B A L ＝1 L B A 3．CMOS异或门 (1)电路 0 0 0 0 VDD VDD 0 VDD VDD VDD VDD 0 0 0 0 0 1 1 1 0 1 1 1 0 A VDD B L X 四、CMOS漏极开路(OD)与非门 1． OD与非门电路 3、逻辑关系 2、图形符号 L B A 0 0 1 0 1 1 1 0 1 1 1 0 B A L ＆ 外接公共上拉电阻 A L B VDD RP 五、三态输出门电路(TSL) 1.三态输出门 (1)电路 (3) 逻辑关系 (2)图形符号 L A EN 1 1 EN A L 1 △ TP TN VDD L 1 ≥1 ＆ A EN (控制端) 当EN=0时，输出为高阻状态。所以，这是一个高电平有效的三态门。 当EN=1时, 为正常的传输门, 输出 L＝A 0 0 1 1 0 0 0 ∞ 1 ∞ EN A L 1 △ 2 .其它种类的三态门 (1)三态非门 ∞ 1 1 ∞ 0 1 0 1 0 1 0 0 L A EN 低电平有效的三态非门 当EN=0时，为正常的非门 当EN=1时，输出为高阻状态 EN A L 1 △ ∞ 1 0 ∞ 0 0 0 1 1 1 0 1 L A EN 高电平有效的三态非门 当EN=1时，为正常的非门 当EN=0时，输出为高阻状态 (2)三态“与非”门 输出高阻 EN＝1 EN＝0 输出高阻 EN＝0 EN＝1 高电平有效的三态与非门 低电平有效的三态与非门 A B EN L ▽ A B EN L ▽ 六、 CMOS传输门 1.电路 2.图形符号 vi/vo vo/vi C C TG TN TP +5V 0V vi/vo vo/vi — C C 3. 工作原理 (1)当C＝0V, 即C ＝+ 5V时 TN和TP都截止, 输出输入之间相当于断开。 vi/vo vo/vi C为0 (2)当C＝+5V, C＝0V时 TN和TP导通, 输出输入之间相当于接通。 vi/vo vo/vi C为1 双向MOS管 X C Y 1 TG TG L C=0时： 上面TG通，下面TG断 L =X C=1时： 上面TG断，下面TG通 L =Y 4.传输门的应用 ——数据选择/分配器 七、 CMOS门电路的技术参数 (1)VOH(min)=0.9VDD； VOL(max)=0.01VDD。 所以CMOS门电路的逻辑摆幅(即高低电平之差)较大。 (2)阈值电压Vth约为VDD/2。 (3) CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 (4) CMOS电路的功耗很小，一般小于1 mW/门； (5)因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 八、 NMOS门电路 ——全部由N沟道的MOS管组成 1．NMOS反相器 (非门) (1)电路及工作原理 设计上使两管均导通时： T1的导通电阻 T2的导通电阻 T1的导通管压降 T2的导通管压降 “1” “0” “0” “1” 耗尽型 起电阻作用 增强型 UGS =0 始终导通 (2)图形