时钟与频率合成基本原理-在线研讨会.pdf

时钟与频率合成基本原理 今日议程 ► 时钟和频率合成的应用领域 ► 锁相环(PLL)的设计与应用 ► 直接数字频率合成(DDS)的设计与应用 ► 数据转换器时钟的问题 ► 时钟产生与分配 2 五类时钟芯片 ► 模拟PLL § 使用模拟乘法器作为鉴相器 § 未广泛使用 ► 数字PLL § 使用数字鉴频鉴相器(PFD)、模拟环路滤波器、电压控制振荡器(VCO) § 架构简单 § 极高性能和低噪声 ► 全数字PLL § 使用数字鉴频鉴相器(PFD)、数字环路滤波器、NCO § 出色的抖动净化功能 § 极其灵活 ► 直接数字频率合成器 § 极其灵活的频率产生功能 § 极快的扫频和跳频功能 § 非常受军用和仪器仪表应用欢迎 ► 通用振荡器 § 晶振 § 电压控制振荡器(VCO) 3 什么是时钟 ？常用频率是多少 ？ ► 与数据波形不同 ，时钟信号是一个方波 ，其频率通常是恒定的。 ► 常用频率包括 ： § GPS 使用 1 pps （脉冲/秒 ） § 有线通信常用8 kHz ，一般将该频率称为BITS时钟 § 同步光(SONET)网络的常用参考时钟是19.44 MHz ，并且替代SONET的OTU （光纤传输单元 ）网络依然使用 该时钟 § 122.88/245.75/491.52… MHz常用于无线通信 § 以太网的常用参考时钟是125 MHz和156.25 MHz § 时钟晶振常用32.768 kHz 4 PLL与DDS功能框图 REFIN 鉴频 电荷 环路 R VCO 鉴相器 泵 滤波器 N PLL PLL频率基本公式 ： FOUT REFIN x (N/R) p DDS频率基本公式 ： FOUT FSAM x (FTW/2 ) 参考时钟信号 ：频率 FSAM 数字引擎 DAC “重构”滤波器 p位分辨率 5 锁相环(PLL)基本模型 误差检测器 环路滤波器 VCO 相位 检测器 电荷泵 反馈分频器 FO N FREF (A) PLL模型 (B) 标准负反馈 控制系统模型 6 数字PLL框图 7 鉴频鉴相器(PFD) 驱动电荷泵(CP) (C) 输入频率锁定和相位锁定 8 向基本PLL中添加 输入参考分频器和预分频器 参考 分频器  R