数字电子技术第3章.pptVIP

说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为译码功能。结论:电路为2-4译码器（高电平有效）。 由表看出， A1A0=00时，F=D0； A1A0=01时，F=D1； A1A0=10时，F=D2； A1A0=11时，F=D3。 半加和全加的概念 两个n位二进制数相加，是从最低有效位开始相加，得到“和数”并传送进位最后得到结果。 最低位只有加数和被加数相加，称为半加； 其余各位是加数、被加数和相邻低位的进位相加称为全加。 （3）半导体数码管和七段字型译码器 a b c d e f g 共阳级段码 共阴极段码 给出数字 填段码 七段字型译码器标准芯片产品 接共阳极数码管 接共阴极数码管 共阳级数码管译码器74LS47功能表 七段字型译码器内部电路结构 电路实例 +5V 3、数据选择器 (1)定义:数据选择器又叫多路开关，简称MUX (Multiplexer)。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 数据选择器原理示意图 A1 A0 F 0 0 0 1 1 0 1 1 D0 D1 D2 D3 A1 A0 F 0 0 0 1 1 0 1 1 D0 D1 D2 D3 (2)典型芯片:双四选一数据选择器74153