数字电子技术应用 项目教程 教学课件 作者 段有艳 等 项目9 数字电子钟的设计.pptVIP

项目9 数字电子钟的设计 昆明冶金高等专科学校-精品课程-数字电子技术 数字电子技术应用 项目目标 项目9 数字电子钟的设计 ◇ 学习数字电路中基本RS触发器、但稳态触发器计数 器、时钟发生器、计数器、译码器及显示器等单元电路 的组合应用。 ◇掌握分、秒计数电路的实现。 ◇学习数字电子钟的整机调试方法。 任务引入 项目6 电子门铃电路的设计 要求用中小规模数字集成电路设计一个数字钟， 数字钟应具有以下功能： 3）具有整点报时功能，24h循环一次。 1）字显示时、 分、秒，24h循环一次。 2）可以任意时刻校准时间，要求 可靠方便。 任务分析 项目9 数字电子钟的设计 根据任务应具有的功能进行分析，要实现该项目，数字电子钟一般由振荡器、分频器、计数、译码器及显示器等几部分组成。石英振荡器产生的时标信号送到分频器，分频器将时标信号分成秒脉冲，秒脉冲送入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数器电路实现，“分“的显示电路与“秒”相同。“时”的显示由两级计数器和译码器组成的二十四进制计数器电路实现。数字电子钟的组成框图如图9-1所示。 任务分析 项目9 数字电子钟的设计 图9-1 数字电子钟的组成框图 任务1 秒信号电路的设计 项目9 数字电子钟的设计 任务2 计数电路的设计 任务3 数字电子钟整机电路的设计 任务1 秒信号电路的设计 1.晶体振荡器 秒信号电路是数字电子钟的核心部分，它的精度和稳定度决定了数字电子钟的质量。通常用晶体振荡器构成信号产生电路。晶体振荡器电路给数字电子钟提供一个频率为32768Hz的稳定的方波信号，它可以保证数字电子钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 2.分频器图图9-2 CD4060集成块引脚排列 （1）分频器介绍 CD4060是14位二进制串行计数／分频器和振荡器。CD4060内部分为两部分，其中一部分是14级计数／分频器，其分频系数为16～16348；另一部分既可与外接电阻和电容构成RC振荡器，又可与外接晶体构成高精度的晶体振荡器。 2）CD4060集成块的逻辑功能见表9-1。 1）CD4060为一个分频集成块，Q4～14为各个频率输出端，MR为清除端，RTC为时钟输出端，RS为时钟输入端。CD4060集成块的引脚排列如图9-2所示。 任务1 秒信号电路的设计 表9-1 CD4060集成块的功能表 保持 0 ↑ 计数 0 ↓ 清除 1 X MR RS 功 能 输 入 任务1 秒信号电路的设计 （2）15次二分频电路的实现 晶体振荡器发出的脉冲信号为32768Hz通过计算可知，对这个信号进行15次二分频后可得1Hz的秒信号。但分频器CD4060只能进行14次二分频，在收到了振荡电路的方波信号后，它自行分频，在输出端得到2Hz信号。还需进行一次分频，这里选用D触发器进行一次二分频。双D触发器74LS74在项目4已做过详细介绍。其分频后波形如图9-3所示。 图9-3 D触发器构成二分频工作波形图 任务1 秒信号电路的设计 3. 秒信号电路 由石英晶体振荡器和分频器构成的秒信号产生电路，如图9-4所示。 图9-4 秒信号产生电路 任务2 计数电路的设计 1.分、秒计数电路 秒的计数是采用六十进制，秒计数电路的作用就是对输入的秒信号进行计数，得到秒数，并送到秒位的显示电路；同时每计数满60（达到60s）就将本位清零，并产生向分位的进位信号。分位采用的也是六十进制，工作原理和秒位是一致的。 要实现六十进制这一要求，可选用的中规模集成计数器较多，74LS160或74LS161，现采用两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制，组合起来就构成六十进制计数器。当十位出现0110时，产生反馈清零信号。电路如图9-5所示。 任务2 计数电路的设计 2．时计数电路 时计数电路为二十四进制，采用两片中规模集成十进制计数器74LS160构成，当高位出现0010状态，低位为0100状态，即计到第24个来自分计数电路的进位信号时，采用反馈清零法将产生的反馈清零信号反馈到异步清零端。时计数电路如图9-6所示。 图9-5 六十进制计数器 图9-6 二十四进制计数器 任务3 数字电子钟整机电路的设计 1.译码显示电路 秒信号经