第四章集成电路设计.pptVIP

六. 双极和MOS集成电路的比较 制造工艺 MOS电路的源、漏极可同时扩散，只需1次扩散就形成。 一般双极电路至少需5次。工序和时间多，所以引入缺陷多，成品率低。 互连线 IC中互连线占的面积非常大。因双极电路输入阻抗低，要比MOS互连线多许多。MOS可用硅栅电极和部分多晶硅互连线进行工作。 集成度 双极电路一般用PN结隔离所需尺寸大，集成度远小于MOS型。 性能 双极管的跨导与工作电流成正比与器件尺寸无关，MOS则有关，所以电流过大、过高速不适应。 掌握各种电阻、电容，电感，认识相应的结构图 扩散电阻的最小线宽受哪些因素限制，理解每一种因素 理解版图设计规则和按比例缩小原则 PNP晶体管和双极集成电路版图的设计 CMOS反相器原理，结构图以及N阱硅栅CMOS工艺 双极和MOS集成电路比较 1. NPN晶体管和双极集成电路版图的设计2. N阱硅栅CMOS工艺流程和版图设计 N 外延 集电区 N +埋层 p - Si P 基区 N+ N+ 集成电路工艺流程针对大量应用的NPN管设计的 PNP晶体管制作需要采用与NPN管兼容的技术 衬底PNP管 发射区是利用NPN晶体管的基区兼容而成的 基区就是原来的外延层 集电区为衬底 1. NPN晶体管和双极集成电路版图的设计 多极NPN管 电流大，使电流均匀分布。 将集电极、基极、发射极分为多个电极，电极用金属电极连接在一起。 集电区用一个埋层，集电极引线孔处要加N+扩散。 双极型集成电路基本制造工艺及其相应的版图（外加基区电阻设计） 第一次光刻 N+埋层扩散孔光刻 埋层氧化 外延 第二次光刻 P+隔离扩散孔光刻 第三次光刻 P型基区扩散孔光刻 第四次光刻 N+发射区扩散孔、 集电极引线扩散孔光刻 第五次光刻 引线接触孔光刻 第六次光刻 金属化内连线光刻- 反刻铝 2. N阱硅栅CMOS反相器工艺流程和版图设计 引线 微米设计规则： 以微米为尺度表示版图最小允许值得大小。 λ设计规则： 以λ为基本单位的几何设计规则。 将版图规定尺寸均取为λ的整数倍来表示。 有两种设计规则：微米设计规则，λ设计规则 控制掩模版各层图形的宽度、间隔和两个独立的层间距离 实际工艺中，λ值不能简单的按比例压缩，仍然保留微米 设计规则。 N 外延 集电区 N +埋层 p - Si P 基区 N+ N+ 集成电路工艺流程针对大量应用的NPN管设计的 PNP晶体管制作需要采用与NPN管兼容的技术 衬底PNP管 发射区是利用NPN晶体管的基区兼容而成的 基区就是原来的外延层 集电区为衬底 NPN晶体管 横向PNP管 P型发射区和集电区是在标准基区P扩散流程中形成的 N型基区就是外延层，基极的引线区是在标准发射区N+ 扩散形成 N 外延 集电区 N +埋层 p - Si P 基区 N+ N+ 多极NPN管 电流大，使电流均匀分布。 将集电极、基极、发射极分为多个电极，电极用金属电极连 接在一起。 集电区用一个埋层，集电极引线孔处要加N+扩散。 双极型集成电路基本制造工艺相应的版图 第一次光刻 N+埋层扩散孔光刻 埋层氧化 外延 第二次光刻 P+隔离扩散孔光刻 第三次光刻 P型基区扩散孔光刻 第四次光刻 N+发射区扩散孔、 集电极引线扩散孔光刻 第五次光刻 引线接触孔光刻 第六次光刻 金属化内连线光刻- 反刻铝 栅压为零时，沟道不存在， 加上一个正的栅压才能形 成N型沟道 栅压为零时，沟道已存 在，加上一个负的栅压 才能使N型沟道消失 栅压为零时，沟道不存 在，加上一个负的栅压 才能形成P型沟道。 栅压为零时，沟道已存 在，加上一个正的栅压 可以使P型沟道消失 硅栅CMOS器件(反相器) 一个nMOS和PMOS组成 CMOS反相器工作原理 输入端高电平时： nMOS管导通，pMOS截止，输出端通过导通 的nMOS管接地，输出端呈低电平。 输入端低电平时： pMOS管导通，nMOS截止，输出端通过导通 的pMOS管接到VDD上，呈现高电平。 N阱CMOS设计规则 列出的最小分辨率的微米规则与 规则工艺的特征尺寸，版图基本几何图形及间隔 MOS自隔离，P型衬底接地(Vss)，N阱区接VDD 多晶硅作引线，为降低电阻，减小功耗，提高速度。多晶硅要重掺杂N+ 减小接触电阻，金属与N+和P+接触连接(欧姆接触)；金属与多晶