实验二算术逻辑运算实验报告.docxVIP

计算机组成原理实验报告 专 业：计算机+自动化 姓 名： 桑超强(201126100416) 陆黎明(201126100412) 实验二算术逻辑运算实验 一、 实验目的： ? 了解运算器的组成结构 ?掌握运算器的工作原理 ?掌握简单运算器的数据传输通路 ?验证运算功能发生器74LS181的组合功能 二、 实验设备 ? TDN-CM++教学实验系统一套 三、 实验原理 1、运算器芯片(74LS181)的逻辑功能 74LS181是一种数据宽度为4个二进制的多功能运算器芯片，封装在24引脚的封装壳中，封装型 式如图2. 1所示。 BO A0 BO A0 S3 S2 S1 SO Cn M FO H F2 GND 图2.1 74LS181封装图 主要引脚有： A0-A3：第一组操作数据输入端。 B0-B3：第二组操作数据输入端。 （3） F0-F3：操作结果数据输出端。 （4） S0-S3：操作功能控制端。 （5） Gt；低端进位接收端。 （6） Cn4：高端进位输出端。 （7） M：算术/逻辑功能控制端。 _ 芯片的逻辑功能见表2. 1。从表中可看到当控制端S0-S3为1001、M为0、◎为1时，操作结果 数据输出端F0-F3上的嘤等于笫一组操作数据输入端A0-A3上的数据加笫二组操作数据输入端B0-B3上 的数据。当S0-S3、M、石上的控制信号电平不同时，74LS181芯片完成不同功能的逻辑运算操作或算术 逻辑运算。在加法运算操作时，、而进位信号低电平有效；减法运算操作时，、而借位信号 高电平有效；而逻辑运算操作时，、而进位信号无意义。 表2. 1 功能选择 输入.输出关系 S3 S2 SI S0 M=H 逻辑运算 M=L算术运算 Cn =H 二 L 0 0 0 0 F刁 F二 A F=A 加 1 0 0 0 1 f=A + B F 二 A+B F=A + B 加 1 0 0 10 F二 F 二 A+E F=A+亍加1 0 0 11 F二 0 F 二 0-1 F二 0 0 10 0 f=A^B F二A加A*万 F=A 加 A*^ 加1 0 10 1 F二万 F=A + B 加 A*B F二 A+ B 加 A*B 加1 0 110 F二A 十 B F二A减B减1 F二A 减 B 0 111 F=A*g F= (A*^ )减 1 F 二 A* 万 10 0 0 F立+B F二A+ (A*B) F二A 加(A*B)加 1 10 0 1 f=a?b F二 A 加 B F=A加B加1 10 10 F二 B F=（A+万）加（A*B） F=（A+万）加（A*B）力111 10 11 F= A*B F=A*B 加 1 F二A*B 110 0 F二 1 F二 A 加 A F二A加A加1 110 1 F=A+g F= (A+B)加 A F= (A+B)加 A 加1 1110 F 二 A+B F= (A+万)加 A F二（A+万）加A加1 1111 F二 A F二 A 减 1 F二 A 图2.1数据逻辑运算部件原理图 2、运算器实验逻辑电路 试验台运算器实验逻辑电路中，两片74LS181芯片构成一个长度为8位的运算器，两片74LS373 分别作为第一操作数据寄存器和第二操作数据寄存器，一片74LS245作为操作结果数据输出缓冲器，逻辑 结构如图2. 2所示。图中算术逻辑操作时仅为Cy判别进位只是电路；判零Zi和零标志电路指示电路。 第一操作数据由B-DA1 (BUS TO DATA1)负脉冲控制信号送入名DA1的第一操作数据寄存器，第二 操作数据由B-DA2 (BUS TO DATA2)负脉冲控制信号送入名为DA2的第二操作数据寄存器。74LS181的运 算结果数据由ALU _B (ALU TO BUS )低电平控制信号送总线。S0-S3、H芯片模式控制信号同时与两 片74LS181色SO-S3、M端相连，保证二者以同一工作模式工作。实验电路的地端进位接收Ci与低4位的 74LS181的石相连，用于接收外部进位信号。低4位74LS181的d与高4位74LS181的石上相连，实 现高、低4位之间进位信号的传递。高4位74LS181的而送进位Cy判别和进位指示电路。 四、实验内容 1、连线 STATE UNITKKc2 STATE UNIT KK c 2 ‘■」 O 图2.2实验连线图 ?按照上图进行实验连线; 2、数据送入过程 把开关IO — R、IO-W. B-DAK B-DA2. ALU - B拨上，确保为高电平，使这些信号出 于无效状态。 （2） 在输入数据的开关上拨号输入数据代码，如，即16进制数11H （3） 把输入控制信号莎怎开关拨下成低电平。这时总线上显示的状态与输入数据一致。 （4） 把第一组数据输入控制信号B-