存储系统专题知识讲座课件.ppt

存储系统4-4; 设存储器容量为32字，分M0-M3四个模块， 每个模块存储8个字。访问地址按顺序分配给一个 模块后,接着又按顺序为下一个模块分配访问地址. 存储器的32个字可由5位地址寄存器指示， 高2位选择4个模块中的一个， 低3位选择每个模块中的8个字。 在顺序方式中某个模块进行存取时，其他模块不工作。而某一模块出现故障时，其他模块可以照常工作，另外通过增添模块来扩充存储器容量也比较方便。 缺点:是各模块一个接一个串行工作，因此存储器 的带宽受到了限制。; 图3.17(b)表示采用交叉方式寻址的存储器模块化组织示意图。存储器容量也是32个字，也分成4个模块，每个模块8个字。但地址的分配方法与顺序方式不同： 将4个线性地址0,1,2,3依次分给M0,M1,M2,M3模块， 再将线性地址4,5,6,7依次分配给M0,M1,M2,M3…… 直到全部线性地址分配完毕为止。 当存储器寻址时，用地址寄存器的低2位选择4个模 块中的一个，用高3位选择模块中的8个字。; 用地址码的低位字段经过译码选择不同的模块,高位字段指向相应模块内的存储字. 连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续。 对连续字的成块传送,交叉方式的存储器可以实现多模块流水式并行存取,大大提高存储器的带宽。 CPU的速度比主存快，同时从主存取出n条指令,必然会提高机器的运行速度。; 2.多模块交叉存储器的基本结构; CPU同时访问四个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。 对每一个存储模块来说，从CPU给出访存命令直到信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问四个模块。 各模块的读写过程将重叠进行，多模块交叉存储器是一种并行存储器结构。; 下面作定量分析。 设模块字长等于数据总线 宽度，设模块存取一个字 的存储周期为T，总线传送 周期为r，存储器的交叉模 块数为m，为了实现流水线 方式存取应当满足：T=mr 成块传送可按r间隔流水方 式进行,也就是每经r时间 延迟后启动下一个模块。图3.31示出了m=4的流水线方式存取示意图。; m=T/r 称为交叉存取度。 交叉存储器要求其模块数???须大于或等于m 以保证启动某模块后经mr时间再次启动该模 块时，它的上次存取操作已经完成。 连续读取m个字所需的时间为:t1=T+(m-1)r 顺序方式存储器连续读取 m个字所需时间为t2=mT 从以定量分析可知，由于t1t2，交叉存储器的带 宽确实大大提高了。;（例4）设存储器容量为32字，字长64位，模块数 m=4，分别用顺序方式和交叉方式进行组织。存储周期 T=200ns，数据总线宽度为64位，总线传送周期 r=50ns 问顺序存储器的交叉存储器的带宽各是多少？ 解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是： q=64位×4＝256位 　顺序存储器和交叉存储器连续读出4个字所需的时间分别是： t2=mT=4 ×200 ns= 800 ns=8 ×10-7 s t1=T+(m-1)r=200ns+3 ×50ns=350ns=3.5 ×10-7 s 顺序存储器和交叉存储器的带宽分别是： 　　W2=q/t2=256/(8 ×10-7 )=32 ×10-7 [位/s] W1=q/t1=256/(3.5 ×10-7 )=73 ×10-7 [位/s];3.二模块交叉存储器举例;　 DRAM存储器有读周期、写周期和刷新周期. 存储器读/写周期时,在行选信号RAS有效下输入行地 址，在列选通信号CAS有效下输入列地址，于是芯片 中行列矩阵中的某一位组被选中。 如果是读周期，此位组内容被读出； 如果是写周期，将总线上数据写入此位组。 　刷新周期是在RAS有效下输入刷新地址，此地址指 示的一行所有存储元全部被再生。刷新周期比读/写 周期有高的优行权，当对同一行进行读/写与刷新操 作时，存储控制器对读/写请求予以暂存，延迟此行 刷新结束后再进行。　; 24位的存储器物理地址指定的系统主存总容量可达16MB，按“存储体－块－字”进行寻址。 其中高3位用于存储体选择，全系统有8个2MB存储体 A20－A3的18位地址用于模块中256K个存储字的选择。读/写周期时，它们分为行、列地址两部分送至芯 片的9位地址引脚。一个块内所有芯片的RAS引脚连 接到一起，模块0由RAS0驱动，模块1由RAS1驱动。在读/写周期时，A2 用于模块选择，连续的存储 字(32位，双字)交错分存在两个模块上，偶地址在 模块0，奇地址在模块1。 CPU给出的主存地址中没有A1、A0位。 替代的是4个字节允许信号BE3-BE0