数字电子技术教学课件作者刘昕彤项目五.pptVIP

2．同步时序逻辑电路设计举例 例5.3 试用下降沿触发的触发器设计一个同步四进制加法计数电路。 解：（1）根据设计要求，作出状态转换图。依题意，四进制计数器需要4个状态来表示。4个状态循环后回到初始状态。设这4个状态为S0、S1、S2、S3。状态转换图见图5.16。 图5.16例5.3状态转换图 （2）选择所用触发器的类型、个数以及进行状态分配。 ①选择所用触发器的类型和个数。选择JK触发器。本例中，因为状态数N=4，所以触发器个数n=2。 ②根据状态分配的结果可以列出状态转换真值表如表5.8。 表5.8 例5.3的状态转换表 （3）求出逻辑方程式。 ①画次态卡诺图如图5.17所示。由图可得状态方程： 图5.17例5.3次态卡诺图 ②对比JK触发器的特性方程，可得的驱动方程： 同理可得 的驱动方程： 同理可得 的驱动方程： （4）有驱动方程画出逻辑电路图，如图5.18。 图5.18例5.3逻辑电路图 （5）检查电路自启动。因为电路包含所有状态，而且状态是一个从00~01~10~11~00的循环。即电路无论从哪个状态进入循环都可以完成整个循环，因此，可知该电路能够自启动。 （6）使用Multisim，进行电路仿真 图5.19例5.3仿真电路图 5.2 集成计数器 计数器是一种能够记录脉冲数目的装置，是数字系统中使用最广泛的时序