简单8位模型机设计.docVIP

实用标准文案 文档大全 计算机组成原理 课程设计报告 2015．7. 12 8位模型机总体结构设计 8位模型机数据通路设计 8位模型机具体部件设计图 时序发生器 CLK : 时钟信号 HALT: 停机信号 m[7..0] : 输出时序信号 Timer波形 程序计数器 CPPC ：上升沿控制信号 PC1 :PC自加一控制信号 PC-BUS :三态门控制 BUS[7..0] : 数据输入/输出 运算器 BUS[7..0] : 数据输入/输出 CPSA： A暂存器控制信号 CPSB： B暂存器控制信号 ALU-BUS ： 三态门控制 CN ： 运算信号 M ： 运算信号 S[3..0] ： 运算控制信号 通用寄存器组 BUS[7..0] : 数据输入/输出 WE ： 写入控制信号使能端 WA ：寄存器写入控制信号 WB ： 寄存器写入控制信号 RE： 读取控制信号使能端 RA：寄存器读取控制信号 RB ： 寄存器读取控制信号 主存 BUS[7..0] : 数据输入/输出 CPMAR : 主存地址写入控制信号 WRE ： 主存写入控制使能端 WR ： 主存写入控制信号 RD主存读取控制信号 RAM-BUS ： 三态门 控制 CPMDR ：主存数据写入控制信号 总线暂存器 BUS[7..0] : 数据输入/输出 CPBUS ： 暂存器