计算机电路基础（下）教学课件作者刘怀望第5章触发器.pptVIP

第5章 触发器 5.1 触发器的基本形式 5.2 主从触发器 5.3 边沿触发器 5.4 集成触发器 5.5 基于Multism的触发器的仿真分析与设计 5.1 触发器的基本形式 5.1.1 基本RS触发器 1.用与非门组成的基本RS触发器 (1)电路结构及逻辑符号 此类触发器的电路由两个与非门的输入、输出端交叉藕合而成。它与组合电路的根本区别在于:电路中有反馈线。如图5-1所示。 该触发器有两个输入端 ，且低电平有效;有两个输出端Q、 。在触发器处于稳定状态时，Q、 的逻辑状态是相反的。定义:当Q=1, =0时，称为触发器的1状态;当Q=0， =1时，称为触发器的0状态。 5.1 触发器的基本形式 (2)逻辑功能 根据 的不同输入组合，可以得出基本RS触发器的逻辑功能。 ①当 =1, =1时，触发器保持原状态不变 当 =1, =1时，Q接至与非门G1的输入端，使G1输出为 。 接至与非门G2的输入端，使G2输出为Q。因此，它们对与非门的输出没有影响，触发器保持原状态不变，表示为Qn+1=Qn。式中的Qn表示接收信号之前触发器的输出状态，称为现态;Qn+1表示接收信号之后触发器的输出状态，称为次态。 5.1 触发器的基本形式 ②当 =0, =1时，触发器被置为0态。 由于 =0，使G1门输出端 =1，此1接到G2门输入，又因为 = 1，使G2门输出端Q=0,即Qn+1=0实现了置0功能。因此称 端为触发器的置0端或复位端。 ③ =1, =0时，触发器被置为1态 由于 =0，使G2门输出端Q=1，此1接到G1门的输入，又因为 = 1，使G1门输出端 =0,即Qn+1=1实现了置1功能。因此称 端为触发器的置1端。 5.1 触发器的基本形式 ④当 =0, =0时，触发器状态不确定。 当 =0, =0时，Q= =1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，触发器出现不定状态。触发器正常工作时，不允许出现这种情况，这就是基本RS触发器的约束条件，即 =1 5.1 触发器的基本形式 (3)功能表(见表5-1) 可见，触发器的新状态Qn+1(也称次态)不仅与输入状态有关，也与触发器原来的状态Qn(也称现态或初态)有关。 触发器的特点如下。 ①有两个互补的输出端和两个稳态。 ②有复位(Q=0)、置位(Q=1)、保持原状态3种功能。 ③ 为复位输入端， 为置位输入端，该电路为低电平有效。 ④由于反馈线的存在，无论是复位还是置位，有效信号只需作用很短的一段时间，即“一触即发”。 5.1 触发器的基本形式 (4)波形分析 例5-1 用与非门组成的基本RS触发器如图5-1(a)所示，设初始状态为n，已知输入 的波形图如图5-2所示，画出输出Q、 的波形图。 解:根据表5-1可画出输出Q、 的波形如图5-2所示。图中虚线所示为考虑门电路的延迟时间的情况。 5.1 触发器的基本形式 2.用或非门组成的基本RS触发器 (1)电路结构 (2)逻辑功能表(见表5-2) 分析知，基本RS触发器具有复位(Q=0)、置位(Q=1)、保持原状态3种功能，RD为复位输入端，SD为置位输入端，此RS触发器高电平有效，逻辑符号如图5-3(b)所示。 由以上两个RS触发器的分析可知，是低电平有效还是高电平有效，取决于触发器的结构。基本RS触发器是电平触发。 5.1 触发器的基本形式 5.1.2 同步RS触发器 在实际应用中，触发器的工作状态不仅要由 (或 RD、 SD)端的信号来决定，而且还希望触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端CP, 只有在CP端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器称为时钟触发器，又因为触发器状态的改变与时钟脉冲同步，所以又称为同步触发器 1.电路结构及逻辑符号 同步RS触发器是在基本RS触发器的基础上增加了两个由时钟脉冲CP控制的门G3、G4，如图5-4(a)所示，图5-4(b)为逻辑符号，图中CP为时钟脉冲输入端，简称CP端。 5.1 触发器的基本形式 2.逻辑功能 当CP =0时，控制门G3、G4关闭，输出均为1。这时，不管R端和S端的信号如何变化，触发器的状态保持不变，即Qn+1=Qn。 当CP=1时， G3、G4 打开，R、S端的输入信号才能通过这两个门，使基本RS触发器的状态翻转，其输出状态由R、S端的