FPGA基础知识培训--蒋伟.pptVIP

2、Verilog HDL语言基础 2.7 行为级建模 时序控制 分为：延时控制 和 事件控制 延时控制： #5 a = b; 事件控制： @( a or b or c) 等价 @( a ， b ， c) @(posedge clk ) 2、Verilog HDL语言基础 2.7 行为级建模 流控制 流控制语句包括：跳转、分支和循环语句 if语句 if ( ) else if( ) else case语句 case ( ) casex( ) casez( ) 表达式：声明； default: 声明; endcase endcase endcase 循环语句 for () 、 while()、 forever、repeat 2、Verilog HDL语言基础 2.7 行为级建模 task任务 声明：task………endtask module fpga_tr