同步时序设计DigitalLogicDesignandApplication数字逻辑设计.ppt

Chapter 7 Sequential Logic Design Principles( 时序逻辑设计原理 );Basic Conceptions (基本概念);Latches and Flip-Flops(锁存器和触发器);Latches and Flip-Flops(锁存器和触发器);Clocked Synchronous State-Machine Structure (时钟同步状态机结构);Clocked Synchronous State Machine Analysis (时钟同步状态机分析);Clocked Synchronous State Machine Design (时钟同步状态机设计);设计入门：两个简单的例子 设计一个3位二进制模8计数器 ? 设计一个110序列检测器 ? 状态表设计举例 例一（7.4.1）；例二（7.4.6）；例三（7.4.6） 状态图设计（雷??车尾灯 ? ） 猜谜游戏 ?;Chapter 8 Sequential Logic Design Practices ( 时序逻辑设计实践);8.1 Sequential-Circuit Documentation Standards (时序电路文档标准);8.1 Sequential-Circuit Documentation Standards (时序电路文档标准);CLOCK;8.2 Latches and Flip-Flops( 锁存器和触发器);8.2.2 Switch Debouncing (开关消抖);SW_L;SW_L;8.2.4 Bus Holder Circuit(总线保持电路);8.2.4 Bus Holder Circuit (总线保持电路);D Q C Q;4-bit Register(4位寄存器74x175);8-bit Register;74x377 （时钟使能）;74x377（Clock Enable, 时钟使能）;寄存器（register）和锁存器（latch）有什么区别？ 寄存器：边沿触发特性 锁存器：C有效期间输出跟随输入变化;8.4 Counter (计数器);8.4 Counter (计数器);计数器的分类 按时钟：同步、异步 按计数方式：加法、减法、可逆 按编码方式：二进制、十进制BCD码、循环码 计数器的功能 计数、分频、定时、产生脉冲序列、数字运算 本节内容 行波计数器、同步计数器 MSI型计数器及其应用 二进制计数器状态的译码;8.4.1 Ripple Counters（行波计数器）;CLK;Synchronous Binary Up Counters(同步二进制加法计数器);8.4.2 Synchronous Counter (同步计数器);Synchronous Counters with Enable Input(有使能端的同步计数器);CNTEN;Synchronous Binary Up Counters(同步二进制加法计数器);;LD_L;8.4.3 A 4-Bit Binary Counter 74x163 (4位二进制计数器);8.4.3 A 4-Bit Binary Counter 74x163 (4位二进制计数器);74x163工作于自由运行模式时的接线方法;自由运行的’163可以用作 2、4、8和16分频计数器;Other MSI Counters (其它MSI计数器);74x169 可逆计数器 ;A B C;8.4.4 二进制计数器状态的译码; CLK ;第8章 作业;Chapter 8 Sequential Logic Design Practices ( 时序逻辑设计实践);Review of Last Class (内容回顾);Review of Last Class (内容回顾);8.4 Counter (计数器);8.4 Counter (计数器);A Synchronous Binary Up Counter(同步二进制加法计数器);A Synchronous Binary Up-Counter(同步二进制加法计数器);MSI Counters (MSI计数器);MSI Counter (MSI计数器);Any Modulus Counter(任意模值计数器);Any Modulus Counter(任意模值计数器);Any Modulus Counter(任意模值计数器);Cascading Counter (计数器的级联);Modulo-m Counter(模m计数器（ m 2n）);6310 = ( 0011 1111 )2; CLK C