基于FPGA的FIR滤波器设计-毕业论文.docVIP

基于FPGA的FIR滤波器设计 一 、设计目的 为了帮助学生深入理解和消化基本理论、进一步提高综合使用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理和使用》和《《FPGA系统设计和使用》几门课程融合在一起开设的FPGA综合实验课程设计。本次完成的是利用FPGA来完成FIR滤波器的设计、程序设计和实验调试任务。 二、设计要求 （1）基本要求 利用所学知识，采用VHDL语言完成FIR滤波器的设计仿真。要求用VHDL编程设计底层文件，顶层文件可任意（可用原理图方式或文本方式）；完成仿真文件（包括MATLAB和QUARTUSII两种仿真）并对其结果比较。 具体设计指标如下： （1）采样频率； （2）截止频率； （3）输入序列为10位（最高位为符号位）； （4）窗口类型为kaiser窗，=0.5 ； （5）滤波器长度为16 ； （6）输出结果保留10位。 （2）提高部分 根据所学知识，设计出一个具有频率控制功能DDS，要求输出频率分别为10KHz和100KHz，将输出的两路数字信号进行叠加，并通过所设计的FIR滤波器进行滤波，将滤波输出的数字信号通过D/A转换电路输出波形，并用示波器观察输出波形，并完成测试结果分析。结构框图如图1-1所示。 图2-1 整体结构框图 三、设计原理 3.1 FIR滤波器 由线性