第3章布尔代数和数字逻辑 计算机组成原理.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 当电路具有记忆功能时，其输出除了与当前即时输入状态有关外还与先前的记忆状态有关，称为时序逻辑电路 时序逻辑电路具有“记忆”逻辑状态的能力 时序逻辑电路利用序列时钟脉冲控制事件的发生顺序 * 时序电路状态的改变仅发生在时钟的某一点，这些点可能包括： 时钟的上升沿（瞬时点） 时钟的下降沿（瞬时点） 时钟电压的最高持续期 时钟电压的最低持续期 * 发生在上升或下降沿的状态变化称为边缘触发电路。(edge-triggered) 发生在最高或最低持续期变化称为电平触发电路（Level-triggered） * 时序逻辑电路依靠反馈来保持其状态。反馈即把输出端引回到输入端 例如：输出端Q始终是0或1，Why? * 一个最基本的时序逻辑元件：SR-触发器及其逻辑符号(2-或非门) set/reset * (2或非门) 状态特征表是描述触发器的最佳方法 Q(t)是原状态：在时刻t触发器的状态 Q(t+1) 是新状态：在时刻t+1，当下一个时钟脉冲到来后触发器的状态 * 事实上，SR触发器可看作有三个输入: S, R 和 Q，所以其真值表如右 注意：当S=R=1时，存在输出状态不定的可能 * 对SR触发器加以改进，得到J-K触发器。（解决了不允许两个输入同时为1的问题，Jack Kilby 的建议—集成电路发明者之一） * J-K触发器的特征表，不会出现不稳定的情况。 * 另外一种改进，得到D-触发器 * 符号表达 D-触发器是计算机寄存器和存储器的基本单元电路 由4个D-触发器组成的4位寄存器及其符号 * 一个时序逻辑电路例子： 二进制计数器 练习画出脉冲时序图 * 时序逻辑电路例： 4 (words) x 3 (bits per word) memory * 分析下面的组合逻辑电路实现的功能： Figure 3.17 A Simple Two-Bit ALU 两位数的ALU实现与或非和加运算 The control lines, f0 and f1, determine which operation is to be performed: 00 for addition (A+B), 01 for NOT A, 10 for A OR B, 11 for A AND B 完成下列时序逻辑电路的真值表 * * 数字电路的分析根据逻辑电路图的输入得到输出 数字电路的设计指从真值表中设计出逻辑电路图 * 嵌入式系统就是一种专用计算机系统，日常生活用品中常见。例如，许多家用电器。 其中用到了本章所讲的数字电路 * 74LS245 (双向寄存器) * * 74LS245逻辑符号 74LS273(带清除端的8位寄存器) * * VCC A0 1k 四个输入端，16个输出端。管脚图 * 功能逻辑图 ，16个输出端同时只能有一个是低电平 * 真值表 * 阅读： 第1章 运算器 1.1 基本运算器实验 附录1，2，3 * 基本概念和术语：5，8，9，12，14，18 练习题：11,13,19,22,29,34,40,41 * 布尔逻辑是计算机实现的逻辑过程 布尔函数可完全由真值表来描述 逻辑门电路是实现布尔运算的小型电路 最基本的逻辑门电路是与、或、非门 异或门常用于加法器和奇偶校验 与非门和或非们又称为“全能”门 * 计算机中的电路由组合逻辑和时序逻辑构成 组合逻辑电路的输出状态仅与当前的输入逻辑变量有关 时序逻辑电路的输出状态依靠时钟控制其状态的改变 基本的时序逻辑电路单元是触发器：SR, JK,D触发器是最常见也最重要 * * * F=x· (y+z) * F=x+(y · z)=x+yz 利用布尔恒等式证明吸收律 * 证明德摩根定律 提示：可用真值表法 * * 两边相等成立 两边相等成立 练习：使用上述化简公式化简函数 * 从前面的简化过程看出，一种逻辑关系可以有许多表达形式 这些形式从逻辑结果看完全等价 逻辑上等价的表达式有相同的真值表 为不至于引起混乱，通常采用两种标准的规范表达式： * 与-或（积之和）形式：变量之间先“与”后“或” 或-与（和之积）形式：变量之间先“或”后“与” * 使用真值表直接写出“与-或”表达式的方法： 把函数结果值为1的项直接写出，然后相加（注意：结果不一定是最简式） * 化简下列函数 * F(x,y,z)=(x+y)(x+y) * F(x,y,z)=(x+y)(x+y) =xy xy DeMorgan’s, double complete =(xx)(yy)