计算机组成原理xu6.pptVIP

§4.1存储器有各种不同的分类方法: 1，按器件工作原理分类 (1) 磁心存储器 (2) 半导体存储器 (3) 磁表面存储器 (4) 光盘存储器 2，按存取方法分类 (1) 随机存取存储器(RAM) (2) 只读存储器(ROM,PROM,EPROM,EEPROM) (3) 顺序存取存储器(磁带) (4) 直接存取存储器(磁盘) 3，按在计算机中的作用分类 (1) 主存储器 (2) 辅助存储器 (3) 高速缓冲存储器(cache) §4.5 半导体存储器的组成与控制 由于工艺及实用灵活性需求等原因,MOS存储器芯片一般做成多字一位(1位编址),多字多位(多位编址,4,8位)心片.在构成 具体存储器时,所需求的字内的位数(位向),或字数与成片不同. 用成片组成所需求的存储器要有方法-----容量扩展 1, 存储器容量扩展 (1). 位扩展 用多个存储器器件增加字长. 连接方式: 多片存储器的地址,CS, R/W分别并联,数据线 分别引出. 存储器(主存)的设计举例 例题： 一台八位计算机，要求其主存空间0000H~1FFFH用于ROM区，另一RAM区要求具有16K字空间，其起始地址为2000H。 若使用的ROM芯片为INTEL2764(A0~A12为地址脚，D0~D7为数据输出脚，/CE为片选端，/OE为数据输出允许端)， RAM芯片为6264(A0~A12为地址脚，I/O0~I/O7为双向数据线，/CE为片选端，/OE为读允许，/WE为写信号)， CPU的地址总线为16位(AO~A15),数据总线为8位(D0~D7)，存储器操作控制为R/W及MREQ(内存请求)。试完成该存储器的设计及其与CPU的连接图。 解题步骤： (1).地址分配。 (2).芯片的选择与用量计算 (3).设计地址译码方案及译码电路 (4).画与CPU的连接图 _.地址分配: 区域 地址范围 存储容量 _芯片的选择与用量计算： 已有ROM 片 2764 片内地址数 2 13 = 2 3 x 2 10 编址字长 8位 单片容量 8K x 8 位 8KB ROM 存储空间 恰好一片 已有RAM 片 6264 片内地址数 2 13 = 2 3 x 2 10 编址字长 8位 单片容量 8K x 8 位 16KB RAM存储空间 需片数： M/.L x N/k = 16 /8 x 8/8 = 2 片 _设计地址译码方案及译码电路 片内地址线 A0 ------A12 8K 总容量需24K 还需两位地址 区域 A14A13 地址范围 ROM 0 0 0000 – 1FFF RAM 0 1 2000 – 3FFF RAM 1 0 4000 – 5FFF 采用 2—4 译码器 （如74LS139） 第七章 存 储 系 统 理想的存储系统，容量大，读写速度快，造价低。 当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介质，来分别构建高速缓冲存储器、主存储器和虚拟存储器，再将它们组成通过计算机硬软件统一管理与调度的三级结构的存储器系统，以折中地解决三者的矛盾，得到容量不小速度较快，造价还不太高的存储系统。 由高速缓冲存储器缓解主存读写速度慢、不能满足CPU运行速度需要的矛盾， 用虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数据的困难 7.2.1 cache的基本原理 CPU与cache间以字为单位交换数据，而cache与主存之间以块为单位交换数据。一个块由若干定长字组成的. 当CPU读取主存中一个字时，便发出该字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，该字