第6章618086微处理器.pptVIP

2014/07 RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD READY CLK READY MN / MX +5V 系统总线 控制总线 地址总线A19～ A0 数据总线D15～D0 ALE BHE A19～A16 AD15 ～AD 0 DT / R DEN 8086 CPU G 74LS373 OE DIR G 74LS245 8284A 最小组态 2014/07 1. 最小工作模式下的总线读操作 2014/07 T1: 地址A0~A19上线 ALE : 下降沿锁存地址 :进入低电平,持续到T4 T2: A19~A16变为S3~S7 : 有效，打开数据总线 :有效，执行读操作,持续到T4 AD0~AD15为高阻，为输入数据作准备 T3: D16~D0到数据总线，CPU获得数据。 T4: 数据消失，控制信号复位，为下一个总线周期做准备。 如果在T3状态，READY为低电平，则在T3后插入Tw，控制信号及数据信号不变。 2014/07 数据信号T2时刻出现 2. 最小工