2012数字电路与逻辑设计期中试题-评分及答案.pdfVIP

北京邮电大学 《数字电路与逻辑设计》期中考试试题 2012.3.24 班级 姓名 班内序号 题号 一 二 三 四 五 六 七 八 九 总成绩 分数 20 10 10 10 10 10 10 10 10 注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写 在试卷的背后，否则不计成绩。 一、（每题1 分，共20 分）判断 （填√或×）、选择 （单项选择）题 （请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。） 1．组合逻辑电路中不存在记忆单元。（√ ） 2．晶体管的饱和越深，其对灌电流负载的驱动能力越强，但工作速度越慢。 ( √ ) 3．TTL 门的某输入端通过100KΩ电阻接电源端时，可认为该输入是逻辑“1”。 （ √ ） 4．为了增加驱动能力，相同输入时的相同逻辑门输出可以互连在一起使用。