verilog实现IIC时序逻辑控制.pdfVIP

Verilog 实现IIC 时序逻辑 控制代码 （注释详细，验证可用） Email:xxxxx0901@126.com Address: Haidian.Beijing.China 2015-04-09 Verilog 实现IIC 时序逻辑控制代码 （注释详细，验证可用） 2015-04-09 一 顶层模块： module iic_top( clk,rst_n, sw1,sw2, scl,sda, sm_cs1_n,sm_cs2_n,sm_db ); input clk; // 50MHz input rst_n; //复位信号，低有效 input