第七届2017年大学生集成电路设计应用创新大赛杯赛 题目.docVIP

第七届（2017年）大学生集成电路设计·应用创新大赛 杯赛题目     第七届（2017年）大学生集成电路设计·应用创新大赛设计赛     集创北方企业杯     华大九天企业杯     燕东微电子企业杯     展讯通信企业杯     IEEE工程之星杯     设计赛创新杯     第七届（2017年）大学生集成电路设计·应用创新大赛应用赛     希格玛企业杯     时代民芯企业杯     紫光同创企业杯     应用赛创新杯 第七届（2017年）大学生集成电路设计·应用创新大赛设计赛 杯赛题目 集创北方企业杯 1.  杯赛题目：数据转换系统设计 2.  设计要求： 1)   系统说明                                  如上图，数据（包含有效数据和无效数据）通过数据线DIN采用串行方式不间断的输入，需要根据MODE的设定，对接收到的有效数据重新排列，分别输出到DOUT_A/DOUT_B/DOUT_C上，同时产生输出的同步时钟（CLK_OUT）和有效指示信号（VALID）。 2)   信号说明          i.      RSTN 系统的resetn信号，为1’b0，reset操作；为1’b1，正常工作        ii.      CLK_30MHZ DIN 输入数据及对应的同步时钟，该信号采用了如下的串行规则： A、 每一组数据包