数字电子技术第四章组合逻辑电路.pptVIP

第四章组合逻辑电路 ;◆ 组合逻辑电路的分析过程;例 1 已知逻辑电路如图 所示，分析其功能。;例 2 分析下图 所示电路的逻辑功能。 ;例 3 分析如图 所示电路。 ;◆ 组合逻辑电路设计的一般步骤;例 4 设计三变量表决器，其中A具有否决权。; 例 5 设计一个组合电路，将 8421BCD码变换为余 3 代码。 ;第二步： 函数化简;4.3 常用中规模组合逻辑部件的原理和应用 ;4.3.1 半加器与全加器 ;2. 全加器设计 ;◆ 用与或非门组成全加器 ;3. 多位二进制加法 ;超前进位的四位二进制加法器 74LS283 逻辑图与;集成超前进位产生器 74LS182;4. 全加器的应用 ;例 7 试用全加器完成二进制的乘法功能。;例 8 试用四位全加器构成一位 8421 码的加法电路。; 故修正电路应含一个判 9 电路，当和数大于 9 时对结果加0110， 小于等于 9 时加0000。 除了上述大于 9 时的情况外，如相加结果??生了进位位，其结果必定大于 9， 所以大于 9 的条件为 ;二进制数与8421码对应表;图 4 – 21 一位 8421BCD码加法器电路图 ;例 9 试采用四位全加器完成 8421BCD码到余 3 代码的转换。;例 10 用全加器实现