有限状态机的状态编码(第八节).pptVIP

VIII - Working with Sequential Logic ? Copyright 2004, Gaetano Borriello and Randy H. Katz 有限输入串的识别器 设计要求：有限输入串的识别器 一个输入端 (X) 和一个输出端 (Z) 如果上次复位之后输入没有观察到…100…序列，那么只要在输入端检测到…010…的输入序列，输出端即为1 步骤1: 理解说明 最好写出一些输入样本和输出行为: X: 0 0 1 0 1 0 1 0 0 1 0 … Z: 0 0 0 1 0 1 0 1 0 0 0 … X: 1 1 0 1 1 0 1 0 0 1 0 … Z: 0 0 0 0 0 0 0 1 0 0 0 … 有限输入串的识别器 步骤2: 画状态图 假设用摩尔机实现 先画出其必须识别的串010 和100 只有一个输入，则每个状态应该有两个分支 有限输入串的识别器 离开状态S3条件: 已经识别到 …010序列 如果下一位输入为0，那么状态机已经接收到…100 (终止)，到状态 S6，即终止循环状态 如果下一位输入为1，则状态机接收序列为…0101 ， …01 (状态S2) 状态S1条件: S1表示在接收 到1之前的…0序列 只要输入为0就会在此循环 状态S4条件: S4描述连1序列的状态只要输入为1就会在此循环 有限输入串的识别器 S2和S5仍然是不完整的条件 S2= …01; 如果下一个输入为 1,就不再是010序列的前缀而成为终止序列的前缀(01)1(00) S4 就是代表这种情况 S5 =…10;如果下一个输入为1,则接收机的序列为101，可能为序列010的前缀，S2就是代表这种情况 尽可能复用状态 寻找相同的意思 最小的状态使代表状态的位数可以尽可能少 一旦所有状态有完整的条件转换，意味着是一个最终状态图 有限输入串的识别器 包括状态分配（或状态编码）的Verilog描述 有限输入串的识别器（测试程序） 状态分配 状态分配是选择二进制位向量分配给每个符号状态 如果m个状态用n位来对状态进行编码，则可能的分配方案有2n!/(2n – m)! 简单的按照二进制顺序来进行状态分配，设计者仅需要保证每个状态对应唯一的编码，以保证组合逻辑能区分各个状态 单点编码是用m位状态位编码m个状态，每个状态的单点编码只有在对应的位上为1，在其它位上均为0 启发式编码能实现良好的状态分配，但不能保证是好的电路实现 状态分配策略 可能的策略 顺序编码 随机编码 单点编码 面向输出的编码 启发式编码 不能保证结果是最优的 – 另一个复杂的问题 顺序编码 简单的将符号状态名字替换成为规则的编码，设计者仅需要保证每个状态对应唯一的编码，以保证组合逻辑能够区分各个状态 单点编码 简单 容易编码、容易诊断和修改 小规模的逻辑函数 适合于FPGA实现 大量的触发器可用 对大的状态机不实用 太多的状态需要太多的flip-flops 对大的有限状态机划分成小块可用单点编码 对单点编码进行一些改变 one-hot + all-0 随机编码 这是更简单的策略，随机选择可能的编码进行分配，它仅需要保证每个状态对应唯一的编码，以保证组合逻辑能够区分各个状态 启发式方法 该方法试图缩短相关状态间的布尔空间的距离。如状态Y用状态X转换而来，则它们的状态编码中的不同比特位应尽量少 状态图：类似于卡诺图，提供观察状态分配的相邻性的方法。 最少位变化启发式方法 目的是使所有状态间的转换中发生变化的位数最少 第二种分配方案： 分配S0，由于复位逻辑工作，通常将全0分配给起始状态 接下来分配S1、S2，将它们放在S0邻近位置 然后将S3放在S1、S2之间 最后将S4放在S3附近 基于次态和输入/输出的启发式方法 最高优先级：在给定的输入转换条件下，具有相同次态的状态应该在状态图中放到邻近的位置  中等优先级：具有相同现态的次态应放在状态图中邻近的位置  最低优先级：在给定输入的情况下，具有相同输出的状态应该放在状态中邻近的位置上 例1：3比特序列检测器，当检测到010或110时输出为1 最高优先级：相同输入下具有同一次态的状态。S3’、S4’ 中等优先级：具有相同状态的次态。S3’、S4’ 最低优先级：在给定输入条件下具有相同输出行为的状态。 0/0：S0、S1’ 、S3’ 1/0：S0、S1’ 、S3’、S4’ 4比特序列检查器 最高优先级：相同输入下具有同一次态的状态。［S3’、S4’］［ S7’、S10’］ 中等优先级：具有相同现态的次态。［S1、S2］，2个［S3’、S4’］［ S7’