数字逻辑第5章B.pptVIP

1,2,3 5B.1 计数器 一般来说，在状态图中包含有一个循环的任何时钟时序电路都可称为计数器。 每一种状态都被编码成一个二进制整数； 有m个状态的计数器称为模m计数器，有时也称为m分频计数器； 如果一个计数器的模不是2的幂，就会有多余状态，在正常工作时不使用这些状态。 5B.1.1 行波计数器 行波计数器的进位信息像波浪一样由低位到高位传递，每次传送一位。速度最慢，最坏时的计数延时为n级T触发器从输入到输出的传输延迟。 同步计数器中所有触发器共用一个时钟信号，所有触发器同时变化。 5B.1.2 同步计数器 EN输入端的组合电路决定在各个时刻哪一个触发器发生翻转。 同步串行计数器（EN输入除最低位外是以串行方式形成的） 同步并行计数器（ 以并行方式形成EN输入），它是最快的二进制计数器。 5B.1.2 同步计数器（续） 5B.1.3 MSI型计数器及应用 ……………………………………………………… 74x161, 74x163（十六进制） 74x160, 74x162（十进制） 分频 5B.1.3 MSI型计数器及应用（续） 自由运行计数器，可以用作为2、4、8或者1 6分频器。 5B.1.3 MSI型计数器及应用（续） 模11计数器（5?15） 初值？ 5B.1.3 MSI型计数器及应用（续） ？ 模11计数器（0?10） 余3码计数器 5B.1.4 二进制计数器状态的译码 二进制计数器可以跟一个译码器相连，以得到一组m中取1码信号，即每一种计数状态都有1个译码输出信号有效。这种结构适合于用计数器来控制一组设备。 5B.1.4 二进制计数器状态的译码（续） 5B.1.4 二进制计数器状态的译码（续） 5B.2.1 移位寄存器结构 移位寄存器是一个n位寄存器，它在每一个时钟触发沿到来时将所存储的数据移一位。 5B.2.1 移位寄存器结构（续） ？ 5B.2.1 移位寄存器结构（续） 5B.2.2 MSI移位寄存器 5B.2.3 串/并转换* 两个模块之间串行数据传送通常用3个信号相连： 时钟：为传送过程提供定时参考，定义传送1位的时间； 串行数据：被传送对象； 同步脉冲：用于为定义数据格式而提供参考点，有些系统不用这个信号，而是在串行数据线上使用独特的模式来实现同步。 重载数据 256位 时钟频率=2.048 MHz，每秒可以传送32×8,000个8位的字节 计数器初值？ 控制并行输入 控制数据地址 控制并行输出 控制数据地址 用一个n位移位寄存器构成的最简单的具有n种状态的移位寄存器（逻辑计数）。 5B.2.4 环形计数器 5B.2.4 环形计数器（续） 简单环形计数器没有错误校正能力。 具有自校正能力的环形计数器 5B.2.4 环形计数器（续） 可以不要重载信号 5B.2.4 环形计数器（续）