报告提纲Petiroc2A芯片介绍数据采集系统介绍上位机数据处理介绍.ppt

* 源 能量(KeV) 实验 道址 实验 半高宽 ER CER Co57 122 139.39 21.43 15.37% 20.6% Ba133 356 325.74 25.54 7.84% 10% Ba133 303 285.71 18.74 6.56% 8.3% Na22 511 432.23 32.07 7.42% 9.7% Cs137 662 516.84 37.77 7.31% 9.8% Na22 1275 824.1 34.41 4.18% 6.3% 实验结果(能量测量) * 相对的2根晶体符合分辨时间约为 相对的Block之间符合分辨时间约为 单根 Block 峰位 502.9 508.41 半高宽 21.09 45.31 时间分辨(ps) 759.24 1631.16 时间精度：36ps/道 759ps 1.6ns 实验结果(符合时间) 下一步工作 * 优化前端的探头设计 优化FPGA逻辑处理 优化上位机软件处理与校正算法 谢 谢！ 请各位批评、指正 * Petiroc2A芯片介绍 * 1次采集过程的时序图 快放大器输出信号 定时(触发)信号(黑)/峰值标志信号(黄) 40MHz时钟(时间测量) 用于精细时间测量的时幅转换信号 慢成形信号 开关电容阵列(SCA)保存的峰值信号 32路定时信号经过或非门后的输出信号 ADC转换使能信号 160MHz时钟 数据使能 960bit数据 基于Petiroc2A ASIC芯片的32路数据采集系统简介 报告人：周魏 单位：中国科学院高能物理研究所 北京市射线成像技术与装备工程技术研究中心 2018年10月16日 第十九届全国核电子学与核探测技术学术年会 报告提纲 Petiroc2A芯片介绍 数据采集系统介绍 上位机数据处理介绍 实验结果 下一步工作 * 中国科学院高能物理研究所 NED’2018 Petiroc2A芯片介绍 * SiPM readout Photomultiplier, PMT arrays, MA-PMT readout PIN diode, APD, gaseous detector Citiroc 1A Maroc 3A Hardroc 3B Petiroc 2A Catiroc 1 Gemroc 1 Triroc 1A Spaciroc 3 Skiroc 2A Petiroc2A芯片介绍 * Petiroc 2A是一款32通道模拟+数字混合ASIC芯片，输入端与SiPM耦合 每个输入通道分成2路，1路进行电荷测量，另1路进行时间测量 每输入通道内置DAC，可方便调节输入信号幅度 低功耗6mW/channel 主要面向PET等相关的电荷测量与时间测量应用 Petiroc2A芯片介绍 * Petiroc2A芯片介绍 * SiPM 与Petiroc2A耦合 Petiroc2A芯片介绍 * 时间测量 电荷测量 数据读出 触发逻辑 Petiroc2A芯片介绍 * 时间测量 快放大器 前沿定时甄别器 Petiroc2A芯片介绍 * 时间测量 粗时间测量采用计数器方式。 精细时间测量采用40MHz时钟内插法，精度约37ps。 Petiroc2A芯片介绍 * 电荷测量 Petiroc2A芯片介绍 * 数据传输 一次数据采集的数据量960bit数据，传输时钟80MHz，完成一次数据采集最少需要25us。 AD转换：12.5us 传输：12us Petiroc2A芯片介绍 * 芯片参数配置简介 参数配置2种模式： 正常采集模式需配置640bit数据； 探针模式需配置195bit数据； 报告提纲 Petiroc2A芯片介绍 数据采集系统介绍 上位机数据处理介绍 实验结果 下一步工作 * 中国科学院高能物理研究所 NED’2018 数据采集系统介绍 * 硬件设计框图 数据采集系统介绍 * 硬件功能框图 输入：SiPM电流信号直接耦合 通道数：32通道 动态范围：16fC~400pC 电荷处理：电荷积分-成形-ADC 时间处理：放大-比较-TAC-ADC 输出： 32通道触发输出 电荷测量 时间测量 计数率最大40kb/s * 晶体：4×4 LYSO array 阵列 2个； 晶体尺寸：3×3×20mm； 探头：j30035 SiPM； 外部高压：-24.5V； ASIC输入DAC电压：1.5V； 慢 成 形 信 号 快 放 大 信 号 定 时 触 发 信 号 ADC 斜 坡 信 号 实验测试 * FPGA逻辑设计框图 FPGA逻辑设计 专利1：周魏;魏龙;魏存峰;章志明等;一种PET成像电子学,申请号201820698345.2 专利2：周魏;魏龙;魏存峰;章志明等;一种PET电子学数据处理方法及PET电子学系统,申请号20181