数字逻辑电路设计实验指导书2012秋.docVIP

数字逻辑电路设计实验指导书 第 1 页 共 33 页 实验一 半加器和全加器 I 实验平台 实验要求 使用 TTL 小规模集成电路芯片 74LS00搭建半加器电路和全加器电路,电路的输入接实验平 台开关,电路输出接实验平台的发光管。希望同学们能够通过实验掌握使用基本门电路设计实现 数字电路的方法。 实验原理 在数字电路中,门电路就是用来实现基本逻辑关系的电路,比如这个实验中的半加器和全加 器。最基本的门电路是与门、或门和非门,由这些门可以组合成其它的逻辑电路。门电路最初由 分立元件组成,集成电路出现后,我们现在使用的门电路都是集成门电路。 半加器:完成两个一位二进制数的相加而求得“和”及“进位” 。 全加器:当多位二进制数相加时,高位的相加运算除了要将本位的加数和被加数相加以外, 还要考虑低位是否有向该位的进位。全加器完成将两个一位的二进制数相加,并考虑低位来的进 位,相当于三个一位二进制数相加的电路。 实验步骤 1. 设计 根据半加器和全加器列出真值表,写出输出函数,因为实验要求使用“与非门”实现,将输出 函数转换为“与非门”形式,画出使用与非门实现半加器和全加器的电路图。 半加器与非门电路 全加器与非门电路 连线 特别注意 VCC 和 GND 所用芯片的 Vcc 连起来接 +5V;所用芯片的 GND 连起来接地(GND 。 电路的输入接实验平台开关,电路的输出接实验平台的发光管。 实验提供的 74LS00芯片逻辑与引脚图如下。每块芯片中有四组 2 输入端与非门(正逻辑 , 根据步骤 1设计的电路图, 搭建半加器电路需要 5个与非门 ( 可使用 2块 74LS00芯片 , 搭建全 网络专业,京江计算机专业 2011/4个班 _指导教师赵蕙 _2012年秋 第 2 页 共 33 页 加器电路需要 9个与非门(可使用 3块 74LS00芯片 。 双列直插封装 74LS00芯片逻辑图和引脚图 3. 验证 开关向上拨为“ 1” ,向下拨为“ 0” ;发光管为“ 1”时点亮, 为“ 0”时熄灭。 根据真值表,检验你所搭建的半加器和全加器电路,是否满足设计要求。 教你一招:实验平台上可能有个别开关、发光管故障,可以将导线一端接开关,一 端接发光管,如果开关向上拨时,发光管点亮;开关向下拨时,发光管熄灭, 说明 开关、 发光管、 导线都是好的。 完成连线后的电路可能有误, 在没有万用表的情况下, 此法也可帮你检查电路故障。 实验报告要求 1. 填妥 姓名 、 班级 外,必须填写完成报告的 日期(年月日 , 以后的实验报告要求里不再冗述。 2. 写出使用 TTL 小规模集成电路芯片 74LS00完成半加器的设计和实现的完整过程 (根据功能要 求列真值表 -写输出函数 -将输出函数变换成“与非门”形式 -画出电路图 -根据芯片引脚连 线 -验证结果 3. 结合实验中接触和使用的小规模集成电路, 请说说什么是集成电路?常用的中小规模集成电路 产品有哪些? 4. 实验过程中你遇到了哪些问题?实验刚开始时, 你觉得计算机硬件课程的实验最难理解的地方 在哪里? 5. 实验一和实验二使用两种不同的方式(小规模集成电路,可编程器件实现全加器电路,就两 种方式谈谈你实验的体会。 数字逻辑电路设计实验指导书 第 3 页 共 33 页 实验二 FPGA设计流程 —— 全加器 II 实验平台 EDA/SOPC实验开发平台,实验二以后的所有实验都使用此开发平台。 实验要求 根据实验平台提供的 Altera 公司可编程器件 FPGA (现场可编程门阵列 ,使用 Altera 公司的 EDA 设计开发工具 QuartusII ,用原理图方式设计实现全加器电路,电路的输入接实验平台开关, 电路输出接实验平台的发光管。希望同学们能够通过实验掌握使用可编程器件设计实现数字电路 的方法。 实验原理 使用可编程器件进行数字电路设计,将传统的“设计 ?硬件搭试 ?焊接”过程变为“设计 ?编译 ?下载”的过程,其主要工作都在计算机内完成,先将设计输入计算机,再由开发系统将其 转换成编程文件下载到可编程器件中。 全加器电路图的设计同实验一。 实验步骤 1. 新建工程 实验室机器安装的设计环境为:Quartus II Version 9.0。 双击桌面 图标,运行 Quartus II软件。用 New Project Wizard工具选项创建此设计的工程, 并设计相关信息。 点击菜单项 File- new project wizard…,出现 introduction 对话框,如图 1。 图 1 单击 next ,进入 Directory , name , Top-Level Entity设置对话框,选择工程存放路径(请在 E 网络专业,京江计算机专业 2011/4个班 _