SOC_CH3、4、5_加法器_乘法器_存储器_20140915.ppt

存储器分类 双端口存储器 先进先出（FIFO）存储器 铁电存储器 半导体 存储器 RAM ROM 其他存储器 双极型 金属氧化物（MOS） 静态：SRAM 动态：DRAM 掩模工艺ROM 可一次编程ROM：PROM 可擦写的PROM EPROM E2PROM E2PROM Flash 设计方法 模块功能与原理分析 模块结构与电路模型 VHDL语言设计实现 FPGA验证 5.1 静态随机存储器SRAM设计 数据存储功能 地址控制功能 写入与读出功能 数据总线 地址总线 控制信号 5.1.1 RAM地址译码方式 一维译码 二维译码 RAM芯片有n条地址线，表示2n个存储单元。 * 存储容量8K×8bit A12～A0 D0～D7 CS1、CS2 OE WE 5.1.2 SRAM 6264芯片 决定存储单元的容量，一般 1K～256M → 地址总线数：10～28 决定存储单元的宽度（位数，bit） 片选 → 地址译码 输出允许（读） 写允许 * (1)SRAM 读出时序 加载地址信号 加载片选信号 OE低电平有效,WE为高电平 * (2)SRAM 写入时序 加载地址信号 数据加载到总线，WE为低电平 片选信号有效 (3)SRAM的VHDL程序实现 端口定义 PORT(address : IN STD_LOGIC_VECTOR(3 DOWN