通信原理第十章差错控制编码.pptVIP

图10-11(2,1,2)卷积码的网格图 10.6.3 卷积码的译码 1. 维特比译码 维特比译码是一种最大似然译码算法。 最大似然译码算法的基本思路是：把接收码字与所有可能的码字比较，选择一种码距最小的码字作为解码输出。 由于接收序列通常很长，所以维特比译码时最大似然译码做了简化， 即它把接收码字分段累接处理，每接收一段码字，计算、 比较一次， 保留码距最小的路径，直至译完整个序列。 现以上述(2，1，2)码为例说明维特比译码过程。 设发送端的信息数据D=［1 1 0 1 0 0 0 0］，由编码器输出的码字C=［1 1 0 1 0 1 0 0 1 0 1 1 0 0 0 0］，接收端接收的码序列B=［0 1 0 1 0 1 1 0 1 0 0 1 0 0 1 0］，有4位码元差错。下面参照图 10-8 的格状图说明译码过程。 如图10-12所示，先选前 3 个码作为标准，对到达第 3 级的 4 个节点的 8 条路径进行比较， 逐步算出每条路径与接收码字之间的累计码距。累计码距分别用括号内的数字标出，对照后保留一条到达该节点的码距较小的路径作为幸存路径。再将当前节点移到第 4 级，计算、比较、保留幸存路径，直至最后得到到达终点的一条幸存路径，即为解码路径，如图 10-12中实线所示。 根据该路径， 得到解码结果。 图10-12维特比译码的网格图 2. 序列译码 当m很大时，可以采用序列译码法。 其过程如下： 译码先从码树的起始节点开始，把接收到的第一个子码的n个码元与自始节点出发的两条分支按照最小汉明距离进行比较， 沿着差异最小的分支走向第二个节点。在第二个节点上，译码器仍以同样原理到达下一个节点，以此类推，最后得到一条路径。若接收码组有错，则自某节点开始，译码器就一直在不正确的路径中行进，译码也一直错误。因此，译码器有一个门限值，当接收码元与译码器所走的路径上的码元之间的差异总数超过门限值时，译码器判定有错，并且返回试走另一分支。经数次返回找出一条正确的路径，最后译码输出。 10.5.3 监督多项式及监督矩阵 为了便于对循环码编译码，通常还定义监督多项式， 令 其中g(x)是常数项为 1 的r次多项式，是生成多项式；h(x)是常数项为 1 的k次多项式，称为监督多项式。同理，可得监督矩阵H (10-38) (10-39) 是h(x)的逆多项式。例如(7，3)循环码， 其中 (10-24) 则 即 10.5.4 编码方法 在编码时，首先要根据给定的(n,k)值选定生成多项式g(x)，即应在xn+1的因式中选一r=n-k次多项式作为g(x)。设编码前的信息多项式m(x)为 (10-25) m(x)的最高幂次为k-1。循环码中的所有码多项式都可被g(x)整除，根据这条原则，就可以对给定的信息进行编码。用xr乘m(x)，得到xr·m(x)的次数小于n。用g(x)去除xr·m(x)，得到余式R(x), R(x)的次数必小于g(x)的次数，即小于(n-k)。将此余式加于信息位之后作为监督位，即将R(x)与xrm(x)相加， 得到的多项式必为一码多项式，因为它必能被g(x)整除，且商的次数不大于(k-1)。循环码的码多项式可表示为 (10-41) 其中，xr·m(x)代表信息位，R(x)是xr·m(x)与g(x)相除得到的余式，代表监督位。 图 10-2(7,3)循环码编码电路 编码电路的主体由生成多项式构成的除法电路， 再加上适当的控制电路组成。g(x)=x4+x3+x2+1 时，(7,3)循环码的编码电路如图 10-2所示。 g(x)的次数等于移位寄存器的级数；g(x)的x0,x1,x2, …、 xr的非零系数对应移位寄存器的反馈抽头。首先，移位寄存器清零，3 位信息元输入时，门1断开, 门2接通，直接输出信息元。第 3 次移位脉冲到来时将除法电路运算所得的余数存入移位寄存器。 第 4～7 次移位时，门2断开，门1接通，输出监督元。具体编码过程如表 10-5 所示， 此时输入信息元为 1 1 0。 表10-9 (7,3)循环码的编码过程 10.5.5 译码方法 接收端译码的目的是检错和纠错。 由于任一码多项式A(x)都应能被生成多项式g(x)整除，所以在接收端可以将接收码组B(x)用生成多项式去除。当传输中未发生错误时，接收码组和发送码组相同，即A(x)=B(x)，故接收码组B(x)必定能被g(x)整除。 若码组在传输中发生错误，则B(x)≠A(x)，B(x)除以g(x)时除不尽而有余项，所以，可以用余项是否为0来判