第5章EDA实验开发系统.pptVIP

第5章 EDA实验开发系统 5.1 GW48型EDA实验开发系统原理与使用介绍 5.2 GW48实验电路结构图 5.3 GW48系统结构图信号名与芯片引脚对照表 5.4 GW48型EDA实验开发系统使用示例 习题 教学提示 1 教学内容：5．1 GW48型的EDA实验开发系统原理与使用 5．2 GW48实验电路结构图 5．3 GW48系统结构图信号名与芯片引脚对照表 5．4 GW48型EDA实验开发系统使用实例。 教学重点：EDA实验开发系统的工作原理、EDA实验开发系统使用的基本步骤。 3 教学难点：EDA实验开发系统的工作原理、结构图的选择、管脚的锁定。 教学要求：概括地讲述GW48型的EDA实验开发系统的组成结构、工作原理及使用方法，并总结出EDA实验开发系统的一般组成结构、工作原理及使用方法。要求学生通过老师的讲解和实验的使用，熟练掌握GW48型的EDA实验开发系统的组成结构、工作原理及使用方法，并推而广之掌握EDA实验开发系统的一般组成结构、工作原理及使用方法。 5 课后作业：习题5．1～5．4。 5.1 GW48型EDA实验开发系统原理与使用介绍 5.1.1 系统主要性能及特点 (1) GW48系统设有通用的在系统编程下载电路，可对Lattice、Xilinx、Altera、Vantis、Atmel和Cypress等世界六大PLD公司各种ISP编程下载方式或现场配置的CPLD/FPGA系列器件进行实验或开发。其主系统板与目标芯片板采用接插式结构，动态电路结构自动切换工作方式，含可自动切换的12种实验电路结构模式。 (2) GW48系统基于“电路重构软配置”的设计思想，采用了I/O口可任意定向目标板的智能化电路结构设计方案，利用在系统微控制器对I/O口进行任意定向设置和控制，从而实现了CPLD/FPGA目标芯片I/O口与实验输入/输出资源以各种不同方式连接来构造形式各异的实验电路的目的。 (3) GW48系统除丰富的实验资源外，还扩展了A/D、D/A、VGA视频、PS/2接口、RS232通信、单片机独立用户系统编程下载接口、48 MHz 高频时钟源及在板数字频率计，在其上可完成200多种基于FPGA和CPLD的各类电子设计和数字系统设计实验与开发项目，从而能使实验更接近实际的工程设计。 5.1.2 系统工作原理 图5.1为GW48系列EDA实验开发系统的板面结构图，图5.2为GW48系统目标板插座引脚信号图，图5.3为其功能结构模块图。 GW48型EDA实验开发系统能满足不同厂家芯片，各种EDA实验和开发的需要，其实现原理如下：运用“电路重构软配置”的设计思想，实现了CPLD/FPGA目标芯片I/O口与实验输入/输出资源可以以各种不同方式连接来构造形式各异的实验电路的目的，而在不同的运行模式下，目标芯片I/O口与实验输入/输出资源对应的连接关系则通过实验电路结构图来表示。通过使用万能通用插座而建立不同厂家不同芯片管脚号与通用万能插座的插座号的对照表。建立变化的I/O资源与特定的芯片管脚编号的联系，其实现步骤为：变化的I/O资源→电路结构图→插座号→管脚对照表→特定的芯片管脚号，其中万能插座的插座号是二者联系的桥梁。 5.2 GW48实验电路结构图 5.2.1 实验电路信号资源符号图说明 结合图5.4，以下对实验电路结构图中出现的信号资源符号功能作出一些说明。 (1) 图5.4 (a)是十六进制七段全译码器，它有7位输出，分别接七段数码管的七个显示输入端：a、b、c、d、e、f和g。它的输入端为D、C、B、A，其中，D为最高位，A为最低位。例如，若所标输入的口线为PIO19～16，表示PIO19接D，18接C，17接B，16接A。 (2) 图5.4 (b)是高低电平发生器，每按键一次，输出电平由高到低或由低到高变化一次，且输出为高电平时，所按键对应的发光管变亮，反之不亮。 (3) 图5.4 (c)是十六进制码(8421码)发生器，由对应的键控制输出4位二进制构成的1位十六进制码，数的范围是0000～1111，即H0～HF。 (4) 直接与七段数码管相连的连接方式的设置是为了便于对七段显示译码器的设计学习。以图5.7为例，图中所标PIO46～PIO40接g、f、e、d、c、b、a表示PIO46～PIO40分别与数码管的七段输入g、f、e、d、c、b、a相接。