组合逻辑电路 2.pptxVIP

第 11 章 组合逻辑电路11.1 集成基本门电路11.2 集成复合门电路11.3 组合逻辑电路的分析11.4 组合逻辑电路的设计11.5 编码器11.6 译码器 11.7 通用阵列逻辑返回主页教学基本要求分 析 与 思 考 练 习 题11.1集成基本门电路(一) 或门电路 或逻辑 或门电路 ( 或门 )：完成或逻辑关系的电路。 在逻辑电路中，用电位的高低来描述条件的具备与事件的发生。图 11.1.1或逻辑习惯上规定：高电平低电平正逻辑 1 0负逻辑 0 1返 回下一节上一页下一页≥1或门逻辑符号：或逻辑表达式：波形：真值表返 回下一节上一页下一页≥1逻辑加的运算规律：或门除实现或逻辑关系外，还可以起控制门的作用。信号输入端信号控制端当 B = 0 时，F = A门打开当 B = 1 时，F = 1 门关闭返 回上一页下一页下一节与逻辑表达式：(二) 与门电路与逻辑与门逻辑符号：图 11.1.3与逻辑真值表波形：上一页下一页下一节返 回信号输入端信号控制端当 B =1 时，F = A门打开当 B = 0 时，F = 0 门关闭逻辑乘的运算规律：与门除实现与逻辑关系外，也可以起控制门的作用。上一页下一页返 回下一节1波形：波形：真值表非逻辑表达式：(三) 非门电路非逻辑非逻辑符号：图 11.1.4非逻辑逻辑非的运算规律：逻辑非的运算规律：下一节上一页下一页返 回下一节上一页下一页返 回11.2集成复合门电路CT1000 通用系列CT2000 高速系列CT3000 CT4000 低功耗系列TTL 电路( Transistor-Transistor Logic circuit )CC0000 ~ CC4000CMOS 电路( Complementory Mos Circuit )上一节下一节上一页下一页返 回逻辑表达式：≥1 图 11.2.1或非门真值表(一) 或非门电路逻辑符号：规律： 任 1 则 0 全 0 则 1上一节下一节上一页下一页返 回或非门原理电路：CMOS 或非门A = 0，B = 0， F = 1 PMOS1 和 PMOS2 导通NMOS1 和 NMOS2 截止A = 0，B = 1， F = 0 PMOS1 和 NMOS2 导通PMOS2 和 NMOS1 截止A = 1，B = 0， F = 0 PMOS2 和 NMOS1 导通PMOS1 和 NMOS2 截止A = 1，B = 1， F = 0 PMOS1 和 PMOS2 截止NMOS1 和 NMOS2 导通图 11.2.2 CMOS 或非门上一节下一节上一页下一页返 回逻辑表达式：图 11.2.3与非门真值表(二) 与非门电路逻辑符号：规律： 任 0 则 1 全 1 则 0上一节下一节上一页下一页返 回+ 5 VRC3RC1RC2T3T4与非门原理电路：TTL 与非门A = 0，B = 0， F = 1A = 0，B = 1， F = 1A = 1，B = 0， F = 1T1 处于饱和状态T3 导通T2 和 T4 处于截止A = 1，B = 1， F = 0 T1 和 T3 截止T2 和 T4 饱和导通图 11.2.4 TTL 与非门上一节下一节上一页下一页返 回上一页下一页上一节下一节返 回4 组 2 输入与门封装形式：陶方扁平4 组 2 输入与非门封装形式：双列直插上一节下一节上一页下一页返 回(三) 三态与非门逻辑符号：逻辑功能：上一页下一页上一节下一节返 回 [例 11.2.1] 试利用与非门来组成非门、与门和或门。 [解] 非门：与门：或门：上一节下一节上一页下一页返 回11.3组合逻辑电路的分析组合逻辑电路 (组合电路)：无记忆功能的逻辑部件。图 11.31.1组合逻辑电路分析举例◆ 分析步骤：(1) 由输入变量 (即 A 和 B ) 开始，逐级推导出各个门电路的输出，最好将结果标明在图上。上一页下一页返 回上一节下一节(2) 利用逻辑代数对输出结果进行变换或化简。(反演律)(反演律)(分配律)(自等律)上一节下一节上一页下一页返 回(3) 列出真值表上一节下一节上一页下一页返 回(4) 确定电路的逻辑功能。异或门：A、B 相同时，F = 0A、B 不同时，F = 1上一页下一页上一节下一节返 回异或门：A、B 相同时，F = 0A、B 不同时，F = 1=1=1上一节下一节上一页下一页返 回同或门：A、B 相同时，F = 1A、B 不同时，F = 0表11.3.1 逻辑代数的基本公式公式名称公式内容公式名称公式内容 自等律A+0 = AA·1 = A 交换律A+B = B+AA ·B = B