MOS器件物理-精选课件(公开).ppt

CMOS模拟集成电路分析与设计 主讲教师：吴建辉 TEL8411 Email: wjh@seu.edu.cn 教材及参考书 教材： 吴建辉编著：“CMOS模拟集成电路分析与设计”，电子工业出版社。 参考书： Razavi B:Design of analog CMOS integrated circuits Allen P E: CMOS Analog Circuit Design R. Jacob Baker: CMOS Mixed-Signal Circuit Design 引言 Why cmos? 易于集成 可等比缩小 功耗低 工艺水平的提高－性能提高 设计流程 第一讲 基本MOS器件物理 主要内容 本章是CMOS模拟集成电路设计的基础，主要内容为： 有源器件： 主要从MOS晶体管的基本结构出发，分析其阈值电压及基本特性（输入输出特性、转移特性等）； 介绍MOS管的寄生电容； 讲解MOS管的主要的二次效应，进而得出其低频小信号等效模型和高频小信号等效模型； 介绍有源电阻的结构与特点。 无源器件： 模拟集成电路中常用的电阻、电容的结构及其特点。 等比例缩小理论； 短沟道效应及狭沟道效应； MOS器件模型。 有源器件－MOS管 结构与几何参数（1） 结构与几何参数（2）： 在栅氧下的衬底区域为器件的有效工作区（即MOS管的沟道）。 MOS管的两个有源区（源区与漏区）在制作时是几何对称的： 一般根据电荷的输入与输出来定义源区与漏区： 源端被定义为输出电荷（若为NMOS器件则为电子）的端口； 而漏端则为收集电荷的端口。 当该器件三端的电压发生改变时，源区与漏区就可能改变作用而相互交换定义。 在模拟IC中还要考虑衬底（B）的影响，衬底电位一般是通过一欧姆p＋区（NMOS的衬底）以及n＋区(PMOS衬底)实现连接的，所以在模拟集成电路中对于MOS晶体管而言，是一四端口器件。 结构与几何参数（3）： 注意：在数字集成电路设计，由于源/漏区的结二极管必须为反偏，NMOS晶体管的衬底必须连接到系统的最低电位，而PMOS晶体管的衬底（即为n阱）必须连接到系统的最高电位，即在数字集成电路中MOS晶体管可看成三端口器件。 对于单阱工艺而言，如n阱工艺，所有的NMOS管具有相同的衬底电位，而对于PMOS管而言可以有一个独立的n阱，则可以接不同的阱电位，即其衬底电位可以不同。 现在很多的CMOS工艺线采用了双阱工艺，即把NMOS管与PMOS管都制作在各自的阱内：NMOS管在p阱内，PMOS管在n阱内；因此，对于每一个NMOS管与PMOS管都可以有各自的衬底电位。 结构与几何参数（4）： 沟道长度L： 由于CMOS工艺的自对准的特点，其沟道长度定义为漏源之间栅的尺寸，一般其最小尺寸即为制造工艺中所给的特征尺寸； 由于在制造漏/源结时会发生边缘扩散，所以源漏之间的实际距离（称之为有效长度L’）略小于长度L，则有L’＝ L－2d，其中L是漏源之间的总长度，d是边缘扩散的长度。 沟道宽度W：垂直于沟道长度方向的栅的尺寸。 栅氧厚度tox：则为栅极与衬底之间的二氧化硅的厚度。 MOS管的工作原理及表示符号（1）： MOS管可分为增强型与耗尽型两类： 增强型是指在栅源电压VGS为0时没有导电沟道，而必须依靠栅源电压的作用，才能形成感生沟道的MOS晶体管； 耗尽型是指即使在栅源电压VGS为0时MOS晶体管也存在导电沟道。 这两类MOS管的基本工作原理一致，都是利用栅源电压的大小来改变半导体表面感生电荷的多少，从而控制漏极电流的大小 。 MOS管的工作原理及表示符号（2）： 当栅源电压VGS=0时，源区（n＋型）、衬底（p型）和漏区（n＋型）形成两个背靠背的PN结，不管VDS的极性如何，其中总有一个PN结是反偏的，所以源漏之间的电阻主要为PN结的反偏电阻，基本上无电流流过，即漏电流ID为0，此时漏源之间的电阻很大，没有形成导电沟道。 当栅源之间加上正向电压，则栅极和p型硅片之间构成了以二氧化硅为介质的平板电容器，在正的栅源电压作用下，介质中便产生了一个垂直于半导体表面的由栅极指向p型衬底的电场（由于绝缘层很薄，即使只有几伏的栅源电压VGS，也可产生高达105~106V/cm数量级的强电场），这个电场排斥空穴而吸引电子，因此，使栅极附近的p型衬底中的空穴被排斥，留下不能移动的受主离子（负离子），形成耗尽层，同时p型衬底中的少子（电子）被吸引到衬底表面。 MOS管的工作原理及表示符号（3）： 当正的栅源电压达到一定数值时，这些电子在栅极附近的p型硅表面便形成了一个n型薄层，通常把这个在p型硅表面形成的n型薄层称为反型层，这个反型层实际上就构成了源极和漏极间的n型导电沟道。由于它是栅源正电压感应产生的，所以也称感生沟道。显然，栅源电压VGS正得