jlmao-微机原理-ch7-中断系统-part2.pptVIP

2005-04-26 Kunming University of Science Technology 微型计算机原理与接口技术— 第七章 中断系统-part2 Outline 7.1 中断概念 7.2 中断处理过程 7.3 中断优先级和中断嵌套 7.4 可编程中断控制器8259A 一、 功能和引脚 二、 8259A的内部结构 三、 8259A的中断管理方式 四、 8259A的编程结构 五、 8259A的编程方法 六、 8259A中断级联 七、 应用举例 一、功能和引脚 8259A 可编程中断控制器 28脚，双列直插式的芯片 1、主要功能： 具有8级优先级控制。 可级联扩展到64级优先级控制。 每一级中断可由程序单独允许或屏蔽. 可提供中断类型号. 可通过编程选择多种不同的工作方式。 2、8259A的功能和引脚 (1) 电源、接地端：VCC，GND (2) 数据总线（8条） D7 ~ D0：双向数据线，接数据总线的低8位 (3) 中断线（10条） IR7 ~ IR0：外设中断请求输入端，可编程选择边沿触发或电平触发 INT：向CPU发出的中断请求信号，输出 。 INTA：CPU向8259A发的INTA中断响应信号，输入。 8259A的功能和引脚 （续） (4) 读写控制线（4条） CS：片选信号，输入，低电平有效 RD：读信号，输入，低电平有效 WR：写信号，输入，低电平有效 A0：8259A的端口（内部寄存器）选择信号（0：偶地址，1：奇地址） ，输入 (5) 级联线（4条） CAS2 ~ CAS0：级联信号线，需与SP/EN配合 SP/EN：从片编程/允许缓冲信号。 非缓冲方式下作输入，若SP/EN=0，本片为从片 若SP/EN=1，本片为主片 缓冲方式下作输出，控制总线驱动器的数据传送方向。 二、8259A的内部结构 (1) 数据总线缓冲器 D7 ~ D0 三态双向8位缓冲器，接数据总线低8位 可通过总线驱动器 (2) 读写控制电路 RD WR CS A0 的控制作用 在IBM-PC/XT中，只有一片8259A，端口 地址为20H 21H (3) 级联缓冲/比较器 如中断源多于8个，可用几个8259A级联，此时，主片的CAS2 ~ CAS0作输出，从片的CAS2 ~ CAS0作输入，从片的INT接到主片的IRi，级联时，SP=1为主片，SP=0为从片，详见后。 8259A与系统总级相连有两种方式： 缓冲方式：8259A的数据线通过总线驱动器与CPU的数据总线相连，用于多片8259A级联的系统。 此时，SP/EN作输出，与总线驱动器相连，以控制数据传输的方向 。EN=0，数据从8259A→CPU EN=1，数据从CPU → 8259A 非缓冲方式：8259A直接与数据总线相连（不通过总线驱动器），称为非缓冲方式，用于单片或少量8259A级联的系统中。 此时，SP/EN作为输入端，用作定义主从8259A芯片 （SP = 0 从片，SP = 1 主片） 如只有一片8259A，则SP/EN恒接高电平。 (4) 中断请求寄存器IRR 8位寄存器，对应中断请求输入端IR7 ~ IR0，如某个外设有中断请求，则IRR中相应位置1，并通知控制逻辑； 该中断请求被响应后，IRR的相应的位清0 允许多位同时被置1 (5) 中断屏蔽寄存器IMR 8位寄存器，可由软件设定某位或某几位为’1’，即相应位的中断请求被屏蔽，即使IRR中该位已置位，该位的中断请求也不会进入中断优先级判别器PR。 (6) 优先级判别器PR 对IRR中置’1’，并且未被屏蔽的中断请求，判别其优先级。对于优先级最高的，8259A发出INT信号，当出现多重中断中，判定是否允许所出现的中断打断正在处理的中断。 (7) 中断服务寄存器ISR 8位寄存器，保存正在处理的中断请求信号。 某个IR端的中断请求被CPU响应后，当CPU发出第一个INTA时，ISR中相应位置’1’，直止该中断服务结束（即执行EOI操作后将被清’0’），并清相应的IRR为’0’ 。 在中断