实验四 FPGA 时序逻辑设计.docVIP

实验四 FPGA 时序逻辑设计 学习目标 1、 了解可编程数字系统设计的流程 2、 掌握 Quartus II 软件的使用方法 3、 掌握原理图输入方式设计时序逻辑电路的方法和流程 必做实验 实验内容： 设计一个电路，用 4×4 矩阵键盘输入一个 4 位数，并在数码管上显示，要求如下： （1）输入时，数字顺序是从左到右。例如，顺序输入 0、1、2、3 应该在数码管上显示“0123” 。 ? （2）比较输入数值，比较结果用 1 个 LED 显示。如果输入值和你的学号后 4 位相等，则LED灯亮，不等LED灭。 ? （3）实验箱上的数码管内部已译码， 4×4 键盘上拉电阻也已连接好。 2、 实验要求： 1、 根据设计要求划分设计层次、单元模块和接口信号，在预习报告上记录设计过程，绘制系统框图， 每个模块的状态转移图或 ASM 图，并设计验证方案。 2、 用原理图输入法设计所有单元模块并编译，分析编译时产生的错误和警告信息 3、 对所有的单元模块进行功能仿真，并记录和分析全部仿真结果 4、 在顶层文件中连接全部单元模块并编译、综合、分配管脚和适配。 5、 对整个系统进行时序仿真，并记录和分析仿真结果。 6、 将仿真正确的设计下载到实验箱上，连接输入输出设备和示波器进行板级验证 实验内容 设计原理 矩阵式键盘，将I/O线分别组成行、列结构，按键设置在行列的交点上