《锁相环PLL电子教案》.pptVIP

锁相环PLL原理与应用;第二部分：锁相环实验 实验一、PLL参数测试 一、压控灵敏度KO的测量 二、鉴相灵敏度Kd的测量 三、环路开环增益（KH）的测量 四、同步带和捕捉带的测量 五、 ωn、ξ的测量;实验二、PLL应用实验;实验目的;第一部分：锁相环基本原理（P1）;二．鉴相器（PD） Ud = Kd *?θ Kd 为鉴相灵敏度 三．压控振荡器（VCO） （P2） ωo（t）= ωom + K0 UF（t） K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。;四、环路滤波器，这里仅讨论无源比例积分滤波器;当锁相环处于锁定状态时，鉴相器（PD）的两输入端一定是两个频率完全一样但有一定相位差的信号。如果它们的频率不同，则在压控振荡器（VCO）的输入端一定会产生一个控制信号使压控振荡器的振荡频率发生变化，最终使鉴相器（PD）的两输入信号（一个是锁相环的输入信号Vi, 一个是压控振荡器的输出信号Vo）的频率完全一样，则环路系统处于稳定状态。;五、系统的固有频率ωn和阻尼系数? 的物理意义 （P3） ;当锁相环的输入信号的相位有一个阶跃跳变时，输出信号相位的变化也有三种情况;ωn、ξ就是指欠阻尼振荡时的振荡频率和和阻尼系数;六、锁相环的同步和捕捉;同步带：在锁相环保持同步的条件下，输入频率ωi的最大变化范围，称为同步带宽，用?ωH 表示。超出此范围，环路则失锁。;捕捉带;同步带?ωH，捕捉带?ωp 和VCO 中心频率ωo的 关系 ;实验原理及步骤 P（4）;实验一、PLL参数测试（P5）;二、鉴相灵敏度Kd的测量。;三、环路开环增益（KH）的测量;同步带的测量;但当信号源频率远大于（高端）或远小于（低端）４０４６Ａ的中心频率时，Ui波形还保持稳定清晰，但Uo不能保持稳定清晰，这就是失锁。记下刚出现失锁时的Ui频率即高端频率fHH和低端频率fHL，则同步带ΔfH　＝　fHH－fHL　。由于我们用的是PD1，是异或门相鉴器，当Ui和Uo为分数倍数关系时，也可能出现两个稳定的波形，这种情况应认为是“失锁”。只有出现两个同频的稳定波形时才认为是“锁定 ;捕捉带的测量 ;ωn、ξ的测量 P（8）;ωn、ξ的实际测量波形;实验二、PLL应用实验P（9）;1???1KHZ标准信号源;测量 CD4518时序图;4000分频器制作;2）用一片CD4017作分频器组成2-9KHZ频率合成器 （P10）;2—9KHZ频率合成器 ;3）拨盘开关式1—999KHZ频率合成器 （P10）;用三片4522组成1——999HHZ频率合成器 （P11）;4）健盘置数式1—999KHZ频率合成器 （P12）;号码脉冲发生器 ;开门脉冲和记数脉冲发生器 ;开门脉冲和号码脉冲;控制引导电路及计数、置数电路 ;PLL调频（FM）解调 （P15）;锁相式双音多频信号（DTMF）解码器;锁相式双音多频信号（DTMF）解码器 ;用LM567进行单一频率检测电路（P18） ;1组DTMF信号解码器（P18） ;6组DTMF信号解码器（P19） （如用7个LM567和12个或非门则可解调12组DTMF信号。） ;PLL 数字调谐实验（P20） ;在模拟调谐方式中，本振信号一般是由LC振荡回路产生的。调谐（调台）时，一般是用改变LC振荡回路中电容的容量（如改变变容二极管的反向偏压），来改变本振信号的频率，从而达到选台的目的;在数字调谐(频率合成)方式中，本振信号则是用锁相环的方法来产生。即由晶振电路产生频率高稳定的标准信号，再用锁相环倍频的方法产生本振信号，通过改变锁相环反馈回路分频比的方法来改变本振信号频率，;就象前面实验中用一片4046和三片4522以及1KHz标准信号就可获得1~999KHz信号一样。要获得某一准确的本振频率，只要在4522的置数端置入相应的数值（BCD码）即可。;所以数字调谐的关键就是解决如何置数的问题。在这个实验中我们是用键盘通过DTMF编解码的方法来置数。最终应做到：如要接收某一载波信号（如fC=345KHz）,则只要在键盘上按该载波的数值（即3，4，5三个键），就可得到fL=fC+fI=345+455=800 KHz的本振信号。（这里中频fI为455 KHz）。;最后信号发生器输出的载波信号(345KHz正弦波)和本振信号（4046的4脚输出的800 KHz方波）经混频滤波后应得到455 KHz的中频信号（用示波器观察）。 ;置数电路方框图 ;键盘和5087（或HM9102D）组成DTMF编码电路。 MT8870是DTMF解码电路。当输入某个DTMF编码信号（即按键盘的某个键）时，88