数逻A第六章(组合逻辑时序逻辑)-精选课件(公开).ppt

第六章 采用中`大规模集成电路的逻辑设计(组合逻辑时序逻辑部分) 6.1 二进制并行加法器 以C2为例，推导如何求Ci C2=G2+P2G1+P2P1C0 = G2 ? （P2+G1） ?（ P2+P1 + C0） =（ G2 ? P2+ G2 ? G1） ?（ P2+P1 + C0） = （ P2+ G2 ? G1） ?（ P2+P1 + C0） = P2 ?（ P2+P1 + C0） + G2 ? G1 ?（ P2+P1 + C0） = P2 + G2 ? G1 ?（ P2+P1 + C0） = P2 + G2 ? G1 ?P2+ G2 ? G1 ?P1 + G2 ? G1 ? C0 = P2 + G2 ?P1 + G2 ? G1 ? C0 = P2 + G2P1 + G2G1C0 例6.1用四位二进制加法器74283设计一个四位加法/减法器。解：设A和B分别为四位二进制数，其中A=a4a3a2a1为被加数(或被减数)，B=b4b3b2b1为加数(或减数)，S=s4s3s2s1为和数(或差数)。 由于需设计的加法/减法器应具备加、减算术两种功能，因此，设定一个功能选择变量M。当M为0 时，执行A+B运算，当M为1时，执行A-B运算(实际减法采用加法的补码运算)，用四位二进制加法器74283实现上述逻辑功能，其逻辑电路如后页图所示。 例 6.2 用四位二进制并行加法器74283设计一个将8421BCD码转换为余3码的代码转换电路。 例6.3 用四位并行二进制加法器74283设计一位8421BCD码十进制加法器 例 6.4用两个四位数值比较器7485，对两个八位二进制数比较。 例 6.5用74138和适当的门电路实现全减器 由上述真值表可写出本位差Di和向高位借位Gi的逻辑表达式： Di(Ai , Bi,G i-1)=m1+m2+m4+m7 Gi(Ai , Bi,G i-1)=m1+m2+m3+m7 对上述表达式作适当变换后，得： Di(Ai,Bi,Gi-1)=m1?m2?m4?m7 Gi(Ai,Bi,Gi-1)=m1?m2?m3?m7 6.4多路选择器(Multiplexer) 6.5计数器电路(Counter Circuit) 6.6 寄存器 一，什么是寄存器？是用于存放数据或运算结果的逻辑部件。具有接收数据、存放数据或传送数据的功能。在实际应用中，除要求寄存器具备上述基本功能外，还应具有左、右移位，串、并行输入，串、并行输出以及预置、清洗等多种功能。中规模集成电路寄存器有许多种类，四位双向移位寄存器是一种常用的中规模寄存器，其典型电路有74194。 6.7只读存储器(ROM) 一，什么是只读存储器？只能反复读出，不能重新写入的存储器。特点：掉电后，保存数据不变。 英文为Read Only Memory，通常简写为ROM。ROM存放的数据一般不能用简单的方法对其内容进行改写，正常使用时主要对其进行读取操作，ROM还具有掉电后其内部信息不丢失的特点(通常叫非易失性)，一般用于存放一些固定的数据或程序，通常在器件出厂前由生产厂家将内容直接写入进器件中。 为了便于表示存储器的状态，通常使用下图来表示，其中小圆点表示该交叉点存放的数据为1，没有小圆点表示存放的数据是0。 W0=1000，W1=0101，W2=0110， W3=1000。 例 6.14 用PLA实现下列函数：F1(A,B,C)=?m(2,5,6) F2(A,B,C)=?m(4) F3(A,B,C)=?m(2,4,5,6) 解： 由于PLA的“与”阵列是可编程的，首先对给定的逻辑函数进行化简。给定逻辑函数为多输出函数 ，按照多输出函数化简规则对函数化简后，可得最简“与—或”表达式：(P1、P2、P3见后页定义) F1(A,B,C)=BC+ABC=P1+P2 F2(A,B,C)=ABC=P3 F3(A,B,C)=BC+ABC+ABC=P1+P2+P3 上述表达式中不同的“与”项共有3个，它们是： P1=BC P2=ABC P3=ABC 将真值表确定的函数直接用卡诺图来表示，可做出a,b,c,d,e,f,g的卡诺图，如图所示。 按多输出函数化简原则对函数的卡诺图进行化简后，得到代码转换电路的输出函数最简“与—或”表达式： a=Q4+Q2Q1+Q3Q1+Q3Q2Q1 b=Q3+Q2Q1+Q2Q1 c=Q1+Q2Q1+Q3Q1 d=Q3Q1