第四章VHDL顺序语句SequentialStatement.pptVIP

第四章 VHDL顺序语句（Sequential Statement） Process，Function，Procedure中的语句都是顺序执行，以Process为例 Process与Process之间，与其他并行语句之间都是并行的关系 4.1、 赋值语句 1. 顺序信号赋值语句 信号名 =赋值源； 　　赋值符号左边必须是信号名，但不能是端口声明中指定为in的信号。右边表达式中可以出现任意对象类，但不能出现端口声明中指定为out的信号。　　例：　　　　B = A;　 　　　　　-- 惯性延迟，无时间延迟子句，即δ延迟　　　　D = C after 5 ns; -- 传输延迟，指定延迟时间　　　　 2. 变量赋值语句 　变量赋值的含义是：用计算赋值符号右边的表达式所得新值取代变量原来的值。变量赋值的语法形式为：　　变量名 := 表达式； 3、赋值目标 a:=‘1’; C1:=“1100”; G(2)=y; H(I)=z; F(1 to 4):=“1001”; SIGNAL a,b,c,d : STD_LOGIC; SIGNAL S : STD_LOGIC_VECTOR(1 TO 4); … VARIABLE e, f : STD_LOGIC; VARIABLE g : STD_LOGIC_VECTOR(1