基于FPGA_CPLD芯片的数字频率计设计.docVIP

第 2卷第 6期 2002年 11月 浙江树人大学学 报 JOURNAL OF ZHEJIANG S HURE N UNIVERSITY Vol. 2, No. 6Nov. 2002 收稿日期 :2002-01-06 作者简介 :1. 唐颖 (1955- , 女 , 上海人 , 副教授 , 电子设计自动化、 单片机等教学与研究 ; 2. 阮文海 (1955- , 男 , 浙江温岭人 , 副教授 . 基于 FPGA/CPLD 芯片的数字频率计设计 唐 颖 1 阮文海 2 (1. 浙江树人大学 信息科技学院 , 浙江 杭州 310015; 2. 浙 江树人大学 轻工与环保学院 , 浙江 杭州 310015 摘 要 :详细论述了利用 VHDL 硬件描述语言设计 , 并在 EDA (电 子设计自动 化 工 具的帮 助下 , 用大规模可编程逻辑器件 (FPGA/CPLD 实现数字 频率计的 设计原理及 相关程 序 。 特点是 :无论 底层还是顶层文件均用 VHDL 语言编写 , 避免了用 电路图形式设计时所引起的毛刺现象 ; 改变了 以往数字电路小规模多器件组合的设计 方法 , 整 个频率计设 计在一 块 FPGA/CPLD 芯片上 , 与用 其他方法做成的频率计相比 , 体积更小 , 性能更可 靠 。 关键词 :数字频率计 ; 电子设计自动化 ; 大规模可编程逻辑器 中图分类号 :TM93