基于CPLD数字频率计的设计.docVIP

山东理工大学 毕业设计(论文 题 目:基于 CPLD 的频率计设计 学 院:电气与电 子工程学院 专 业:电子信 息工程 学生姓名:徐 伯 温 指导教师: 毕 业 设 计 (论 文 时 间 :二 О一 О年 3月 1 日 ~6 月 17 日 共 16 周 摘要 摘 要 本 文 主 要 论 述 了 利 用 CPLD 进 行 测 频 计 数 , 单 片 机 实 施 控 制 实 现 多 功 能 频 率 计 的 设 计 过 程 。 该 频 率 计 利 用 等 精 度 的 设 计 方 法 , 克 服 了 基 于 传 统 测 频 原 理 的 频 率 计 的 测 量 精 度 随 被 测 信 号 频 率 的 下 降 而 降 低 的 缺 点 。 等 精 度 的 测 量 方 法 不 但 具 有 较 高 的 测 量 精 度 , 而 且 在 整 个 频 率 区 域 保 持 恒 定 的 测 试 精 度 。该 频 率 计 利 用 CP LD 来 实 现 频 率 、周 期 、 脉 宽 和 占 空 比 的 测 量 计 数 。 利 用 单 片 机 完 成 整 个 测 量 电 路 的 测 试 控 制 、 数 据 处 理 和 显 示 输 出 。 并 详 细 论 述 了 硬 件 电 路 的 组 成 和 单 片 机 的 软 件 控 制 流 程 。 其 中 硬 件 电 路 包 括 键 控 制 模 块 、 显 示 模 块 、